2014 Электротехника, информационные технологии, системы управления № 11

УДК 519.1(075.8)+510.6(075:8)

С.Ф. Тюрин

Пермский национальный исследовательский политехнический университет, Пермь, Россия

ПОВЫШЕНИЕ ДОСТОВЕРНОСТИ ФУНКЦИОНИРОВАНИЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ LUT FPGA

Описывается предложенный подход к повышению достоверности функционирования логических элементов программируемых логических интегральных схем (ПЛИС) FPGA (fieldprogrammable gate array) – LUT (Look Up Table путем рабочего (функционального) контроля. Доказывается, что путем использования второй, незадействованной на данном наборе входных переменных половине дерева передающих транзисторов можно эффективно контролировать вычисления заданных настройкой конфигурационной памяти SRAM (Static Random Access Memory) логических функций. При этом избыточность составляет ориентировочно от 50 до 80 %, что позволяет получить значительный выигрыш в достоверности. Если же учитывать дополнительно сложность настройки, избыточность LUT оценивается интервалом 17–10 %. Использование разработанного оригинального подхода для тестового контроля предполагает избыточность порядка 10 % и даже менее.

Ключевые слова: достоверность функционирования, логический элемент ПЛИС FPGA – LUT, рабочий контроль, тестовый контроль, интенсивность отказов (сбоев), вероятность обнаружения ошибок, конфигурационная память ПЛИС FPGA – SRAM.

S.F. Tyurin

Perm National Research Polytechnic University, Perm, Russian Federation

INCREASING THE RELIABILITY OF THE LUT FPGA OPERATION

In the article is proposed increasing of the LUT FPGA reliability by using by way of using the second-half of the tree of the transmitting transistors. Complexity and authenticity of functioning s is evaluated. The effectiveness of the proposed approach shows.

Keywords: reliability, logic element, LUT, FPGA, ChLUT, checking, authenticity of functioning.

Введение. Применяемые в настоящее время логические элементы (ЛЭ) программируемых логических интегральных схем (ПЛИС, PLD) типа FPGA (field-programmable gate array) [1] – это постоянные запоминающие устройства ПЗУ (называемые также LUT – Look Up Table), реализованные на мультиплексоре, входы данных которого настраиваются так называемыми конфигурируемыми ячейками оперативной памяти SRAM (static random access memory) [1]. На рис. 1 изображен логический элемент ПЛИС типа FPGA на 4 входных переменных, SRAM – ячейки конфигурационной памяти, в которую записывается таблица истинности требуемой логической функции, *A*, *B*, *C*, *D* – входные переменные, которые, как и выход OUT, коммутируются с помощью конфигурируемых матриц межсоединений, не изображенных на рис. 1.



Рис. 1. Транзисторная схема LUT с числом входов *n* = 4 (мультиплексор 16-1)

В процессе вычисления заданной логической функции в дереве передающих транзисторов LUT для установленного на входах A, B, C, D набора активируется одна из 2^n цепочек со входа на выход и с соответствующей этому набору ячейки SRAM значение функции через выходной инвертор устанавливается на выходе элемента OUT.

В высоконадежных приложениях требуются цифровые устройства с контролем выполнения операций [2–9]. В обычных ПЛИС такой контроль не предусмотрен. Традиционно контроль во время функционирования (рабочий контроль) с целью проверки правильности вычислений реализуется путем введения большой избыточности, например, путем дублирования аппаратуры. Попробуем предложить и исследовать менее затратные варианты контроля.

Рабочий контроль LUT путем использования второй половины дерева передающих транзисторов. В дереве передающих транзисторов (см. рис. 1) имеются две половинки, подключаемые старшей переменной *D*. Активная цепочка транзисторов всегда полностью находится в одной из половин. Другая половина как бы «отдыхает».

Попробуем использовать для контроля активной цепочки цепочку в другой половине дерева передающих транзисторов, которая «не работает» в данный момент. Эта цепочка почти полностью «активная», за исключением последнего, «старшего» транзистора. Так, для набора 0001 (старшие разряды справа – A, B, C, D) это будет своего рода альтернативная цепочка 0000. Теперь, если подключить ее к настроечному входу, соответствующему набору 0001, то перед последним транзистором можно сравнить логические уровни этих двух цепочек.

Однако нельзя просто так «замыкать» два настроечных входа – выходы SRAM. Но это можно сделать, отключая выходы SRAM неиспользуемой в данный момент половины дерева дополнительными группами «отключающих» транзисторов, управляемыми старшей переменной. Получаем схему (рис. 2).



Рис. 2. Рабочий контроль LUT путем использования второй половины дерева передающих транзисторов

На рис. 2 реализован контроль выхода LUT с использованием транзисторов Tc1, Tc2: один из «старших» транзисторов дерева проверяется непосредственно, другой – на соответствующем наборе, активирующем его. На рис. 2 схема сложения по модулю два реализована на основе LUT с n = 2, настроенного на реализацию константами.

Оценим сложность такого контроля. Логический элемент на n переменных (LUTn) без учета коммутаций входных переменных оценивается следующим образом. Транзисторов в дереве передающих транзисторов [1] на n переменных (на рис. 1–4 – переменных) насчитывается всего

$$L_{\text{trLUT}n} = 2^{n+1} - 2, \ n \ge 2, \tag{1}$$

так, для n = 4 (см. рис. 1) имеется 30 передающих транзисторов в дереве.

С учетом инверторов по входам переменных (2*n* транзисторов), выходных инверторов (в каждом 2 транзистора) получим всего в дереве LUT*n*:

$$L_{\rm trLUTn} = 2^{n+1} - 2 + 2n + 2.$$
 (2)

Преобразуя и учитывая сложность SRAM [1] (6 транзисторов) с выходными инверторами (в каждом по два транзистора), получим

$$L_{\text{SRAM-trLUT}n} = 2^{n+1} + 2n + 8 \cdot 2^n.$$
(3)

Сложность схемы LUT с традиционным контролем путем дублирования (опять же – без учета коммутаций переменных) оценивается двукратной избыточностью + учитывается сложность схемы сравнения:

$$L_{\text{doble-LUT}n} = 2(2^{n+1} + 2n + 8 \cdot 2^n) + 16.$$
(4)

Оценим избыточность дерева передающих транзисторов для контроля путем использования второй половины дерева передающих транзисторов с учетом только инверторов переменных.

Вводятся дополнительно 2^{*n*} транзисторов отключения SRAM «неработающей» половины дерева, что позволяет подавать сигнал настройки от рабочей к контролирующей половине дерева, кроме того, учитываем сложность схемы сравнения и получим:

$$\delta_{\text{C-LUT}n} = \frac{2^{n+1} + 2n + 2^n + 16}{2^{n+1} + 2n}.$$
(5)

График изменения (5), построенный в СКМ «Маткад», представлен на рис. 3.



Рис. 3. График изменения (5) в зависимости от числа переменных LUT

Так, при n = 4 получаем избыточность порядка 80 %. При увеличении n избыточность становится близка к 50 %. Но при дублировании (4) получаем больше 100 %!

При учете памяти настройки (SRAM) получим

$$\delta_{\text{SRAM+C-LUT}n} = \frac{2^{n+1} + 2n + 2^n + 16 + 8 \cdot 2^n}{2^{n+1} + 2n + 8 \cdot 2^n}.$$
 (6)

График изменения (6), построенный в СКМ «Маткад» представлен на рис. 7.



Рис. 4. График изменения (6) в зависимости от числа переменных LUT

Так, при n = 4 получаем избыточность всего порядка 17 %. А при увеличении n избыточность вообще становится близка к 10 %!

Оценка достоверности контроля дерева LUT путем использования второй половины дерева передающих транзисторов. Вероятность безотказной работы дерева (без учета SRAM) LUT*n* при экспоненциальной модели отказов с учетом (6) описывается выражением:

$$P_{\text{C-LUT}n}(t) = e^{-(2^{n+1}+2n+2^n)\lambda \cdot t},$$
(7)

где λ – интенсивность отказов транзистора, t – время, n – число разрядов LUT.

В случае контроля LUT путем использования второй половины дерева передающих транзисторов вероятность $P_{\rm pp}$ ситуации, когда объект C-LUT работоспособен и распознается как работоспособный, определяется как

$$P_{\text{PP-C-LUT}n}(t) = e^{-(2^{n+1}+2n+2^n)\lambda \cdot t} \cdot e^{-16\lambda \cdot t}, \qquad (8)$$

что учитывает 16-транзисторную схему сложения по модулю два.

Вероятность *P*_{нн} ситуации, когда объект C-LUT не работоспособен и распознается как неработоспособный (происходит несравнение выходного сигнала), определяется как

$$P_{\text{HH-C-LUT}n}(t) = 2(1 - e^{-\left(\frac{2^{n+1} + 2^n}{2}\right)\lambda \cdot t})e^{-\left(\frac{2^{n+1} + 2^n}{2}\right)\lambda \cdot t} \cdot e^{-(16 + 2n)\lambda \cdot t},$$
(9)

где $e^{-(\frac{2^{n+1}+2^n}{2})\lambda \cdot t}$ – вероятность безотказной работы половины дерева передающих транзисторов.

Схема сложения по модулю два, инверторы входных переменных учитываются выражением $e^{-(16+2n)\lambda \cdot t}$.

Таким образом, достоверность контроля путем использования второй половины дерева передающих транзисторов равна сумме (8), (9):

$$P_{\text{D-C-LUT}n}(t) = e^{-(2^{n+1}+2n+2^n+16)\lambda \cdot t} + 2(1-e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda \cdot t})e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda \cdot t} \cdot e^{-(16+2n)\lambda \cdot t}.$$
 (10)

Графики изменения достоверности функционирования дерева LUT (P1) и дерева с контролем C-LUT (P2) представлены на рис. 5–8.



Рис. 5. График изменения достоверности функционирования дерева LUT (P1) $P_{1-LUTn}(t) = e^{-(2^{n+1}+2n)\lambda t}$ и дерева с контролем C-LUT (P2-выражение 19): $n = 4, \lambda = 10^{-8}$



Рис. 6. График изменения достоверности функционирования дерева LUT (P1) и дерева C-LUT (P2): n = 5, $\lambda = 10^{-8}$



Рис. 7. График изменения достоверности функционирования дерева LUT (P1) и дерева C-LUT (P2): $n = 6, \lambda = 10^{-9}$



Рис. 8. График изменения достоверности функционирования дерева LUT (P1) и дерева C-LUT (P2): $n = 7, \lambda = 10^{-9}$

Таким образом, получаем выигрыш в достоверности по отношению к неконтролируемому дереву. Вероятность обнаружения ошибок в дереве, если они есть, оценивается выражением

$$P_{\text{O-C-LUT}n}(t) = \frac{2e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda \cdot t} \cdot (1-e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda \cdot t})}{1-e^{-(2^{n+1}+2^n)\lambda \cdot t}}.$$
(11)

Так, график изменения вероятности обнаружения ошибок в одной из половин дерева LUT представлен на рис. 9.



Рис. 9. График изменения вероятности обнаружения ошибок в одной из половин дерева LUT (P0): t = 100, $\lambda = 10^{-5}$

Таким образом, при высокой интенсивности отказов (сбоев) и больших значениях *n* вероятность обнаружения ошибок резко уменьшается, что вызвано увеличением вероятности отказов (сбоев) в обеих половинах дерева транзисторов.

Тестовый контроль LUT путем использования второй половины дерева передающих транзисторов. В случае тестового контроля дополнительные «отключающие» транзисторы становятся ненужными (рис. 10), а для проверки LUT задается таблица тестовой функции, не зависящей от старшей переменной *D*, для сравнения результатов вычислений в двух половинах дерева.



Рис. 10. Тестовый контроль LUT путем использования второй половины дерева передающих транзисторов

Тогда сложность тестового контроля дерева оценивается выражением

$$\delta_{\text{TC-LUT}n} = \frac{2^{n+1} + 2n + 16}{2^{n+1} + 2n}.$$
(12)

График изменения относительной сложности тестового контроля путем использования второй половины дерева передающих транзисторов представлен на рис. 11, а с учетом сложности настройки SRAM – на рис. 12.



Рис. 11. График изменения относительной сложности тестового контроля (12) в зависимости от числа переменных LUT



Рис. 12. График изменения относительной сложности тестового контроля $\delta_{\text{SRAM+TC-LUT}n} = \frac{2^{n+1} + 2n + 16 + 8 \cdot 2^n}{2^{n+1} + 2n + 8 \cdot 2^n}$ с учетом SRAM в зависимостиот числа переменных LUT

Таким образом, избыточность при тестовом контроле уменьшается при увеличении n с 4 до 10 от 40 % до единиц процента, а с учетом настройки – от 9 % до долей процента. При этом ускоряется тестирование, поскольку сигнал сравнения формируется непосредственно в LUT.

Сравнение контроля LUT путем использования второй половины дерева передающих транзисторов с контролем дубли-

рованием. При дублировании LUT без учета ячеек SRAM (учтем только настроечные инверторы) получим достоверность:

$$P_{\text{D-Duble-LUT}n}(t) = P_1(n) = \left[e^{-2(2^{n+1}+2n+2\cdot2^n)\lambda\cdot t} + 2(1-e^{-(2^{n+1}+2n+2\cdot2^n)\lambda\cdot t})e^{-(2^{n+1}+2n+2\cdot2^n)\lambda\cdot t}\right]e^{-16\cdot\lambda\cdot t}.$$
 (13)

$$P_{\text{D-C-LUT}n}(t) = e^{-(2^{n+1}+2n+3\cdot2^n+16)\lambda\cdot t} + 2\left(1 - e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda\cdot t}\right)e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda\cdot t} \cdot e^{-(16+2n+2\cdot2^n)\lambda\cdot t}.$$
 (14)

При сравнении с (14) получим следующий график (рис. 13).



Рис. 13. Графики сравнения достоверности контроля путем дублирования дерева передающих транзисторов (P1) и путем использования второй половины дерева передающих транзисторов (P2): *n* = 4, λ = 10⁻⁹

Таким образом, дублирование дает существенно большую достоверность. Однако проанализируем, чем это достигается. Оценим своего рода «удельное» значение увеличения достоверности функционирования без учета ячеек SRAM (учтем только настроечные инверторы) – на один дополнительный транзистор:

$$U_{\text{D-Duble-LUTn}}(t) = U_{1}(n) = \\ = \frac{\left[e^{-2 \cdot (2^{n+1} + 2n + 2 \cdot 2^{n})\lambda \cdot t} + 2(1 - e^{-(2^{n+1} + 2n + 2 \cdot 2^{n})\lambda \cdot t})e^{-(2^{n+1} + 2n + 2 \cdot 2^{n})\lambda \cdot t}\right]e^{-16 \cdot \lambda \cdot t} - e^{-(2^{n+1} + 2n + 2 \cdot 2^{n})\lambda \cdot t}},$$
(15)

$$U_{\text{D-C-LUT}n}(t) = U_{2}(n) = \frac{\left[e^{-(2^{n+1}+2n+3\cdot2^{n}+16)\lambda\cdot t} + 2(1-e^{-\left(\frac{2^{n+1}+2^{n}}{2}\right)\lambda\cdot t}\right]e^{-\left(\frac{2^{n+1}+2^{n}}{2}\right)\lambda\cdot t} \cdot e^{-(16+2n+2\cdot2^{n})\cdot\lambda\cdot t}] - e^{-(2^{n+1}+2n+2\cdot2^{n})\lambda\cdot t}}{2^{n}+16}.$$
(16)

Графики сравнения удельного (в расчете на один дополнительный транзистор) прироста достоверности путем дублирования (U1) и путем использования второй половины дерева передающих транзисторов (U2) представлены на рис. 14.



Рис. 14. Графики сравнения удельного (в расчете на один дополнительный транзистор) прироста достоверности путем дублирования (U1) и путем использования второй половины дерева передающих транзисторов (U2): t = 10000 ч, $\lambda = 10^{-8}$

Таким образом, начиная с n = 6 при указанных параметрах (см. рис. 14), контроль путем использования второй половины дерева передающих транзисторов в этом смысле эффективнее – один транзистор такого контроля дает больший прирост достоверности.

Однако учтем сложность настройки – ячеек SRAM и сравним выражения:

$$P_{\text{D-Duble-LUT}n}(t) = P_1(n) = \left[e^{-2(2^{n+1}+2n+8\cdot 2^n)\lambda \cdot t} + 2(1-e^{-(2^{n+1}+2n+8\cdot 2^n)\lambda \cdot t})e^{-(2^{n+1}+2n+8\cdot 2^n)\lambda \cdot t}\right]e^{-16\cdot\lambda \cdot t}.$$
 (17)

$$P_{\text{D-C-LUT}n}(t) = e^{-(2^{n+1}+2n+9\cdot2^n+16)\lambda t} + 2(1-e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda t})e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda t} \cdot e^{-(16+2n+8\cdot2^n)\lambda t}.$$
 (18)

При сравнении с (17) и (18) получим графики (рис. 15–18).



Рис. 15. Графики сравнения достоверности контроля путем дублирования дерева передающих транзисторов с учетом сложности настройки – ячеек SRAM (P1) и путем использования второй половины дерева передающих транзисторов (P2): *n* = 4, λ = 10⁻⁹



Рис. 16. Графики сравнения достоверности контроля путем дублирования дерева передающих транзисторов с учетом сложности настройки – ячеек SRAM (P1) и путем использования второй половины дерева передающих транзисторов (P2): *n* = 5, λ = 10⁻¹⁰



Рис. 17. Графики сравнения достоверности контроля путем дублирования дерева передающих транзисторов с учетом сложности настройки – ячеек SRAM (P1) и путем использования второй половины дерева передающих транзисторов (P2): *n* = 6, λ = 10⁻¹¹



Рис. 18. Графики сравнения достоверности контроля путем дублирования дерева передающих транзисторов с учетом сложности настройки – ячеек SRAM (P1) и путем использования второй половины дерева передающих транзисторов (P2): *n* = 7, λ = 10⁻¹¹

Таким образом, при учете сложности настройки – ячеек SRAM получаем выигрыш перед дублированием в достоверности функционирования LUT с контролем.

Контроль дерева LUT путем использования второй половины дерева передающих транзисторов с дублированием настройки. Предлагаемый вариант рабочего контроля LUT путем использования второй половины дерева передающих транзисторов с дублированием настройки представлен на рис. 19. Не дублируются инверторы переменных и само дерево передающих транзисторов. Дублирующая настройка также имеет дополнительные транзисторы для ее отключения сигналами старшего адреса.



Рис. 19. Рабочий контроль LUT путем использования второй половины дерева передающих транзисторов с дублированием настройки

Сравним выражения без учета и с учетом дублирования настройки (учитываем дополнительную сложность ячеек SRAM – 6 транзисторов, инвертор – 2 транзистора, транзисторы отключения настройки – всего 9 по каждому входу настройки):

$$P_{\text{D-C-LUT}n}(t) = P_2(t) = e^{-(2^{n+1}+2n+9\cdot2^n+16)\lambda \cdot t} + 2\left(1 - e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda \cdot t}\right) e^{-\left(\frac{2^{n+1}+2^n}{2}\right)\lambda \cdot t} \cdot e^{-(16+2n+8\cdot2^n)\lambda \cdot t},$$
(19)

$$P_{\text{D-C+2SRAM-LUTn}}(t) = P_{3}(t) =$$

$$= e^{-(2^{n+1}+2n+2\cdot9\cdot2^{n}+16)\lambda \cdot t} + 2\left(1 - e^{-\left(\frac{2^{n+1}}{2}+9\cdot2^{n}\right)\lambda \cdot t}\right)e^{-\left(\frac{2^{n+1}}{2}+9\cdot2^{n}\right)\lambda \cdot t} \cdot e^{-(16+2n)\cdot\lambda \cdot t}.$$
(20)

Построим графики сравнения (рис. 20-24).



Рис. 20. Графики сравнения достоверности контроля путем использования второй половины дерева передающих транзисторов с учетом ячеек SRAM (P2) и путем использования второй половины дерева передающих транзисторов при дублировании

ячеек SRAM (P3): $n = 4, \lambda = 10^{-8}$



Рис. 21. Графики сравнения достоверности контроля путем использования второй половины дерева передающих транзисторов с учетом ячеек SRAM (P2) и путем использования второй половины дерева передающих транзисторов при дублировании ячеек SRAM (P3): *n* = 5, λ = 10⁻⁸



Рис. 22. Графики сравнения достоверности контроля путем использования второй половины дерева передающих транзисторов с учетом ячеек SRAM (P2) и путем использования второй половины дерева передающих транзисторов при дублировании

ячеек SRAM (P3): $n = 6, \lambda = 10^{-8}$



Рис. 23. Графики сравнения достоверности контроля путем использования второй половины дерева передающих транзисторов с учетом ячеек SRAM (P2) и путем использования второй половины дерева передающих транзисторов при дублировании ячеек SRAM (P3): *n* = 7, λ = 10⁻⁸

Таким образом, получаем выигрыш в достоверности, но он достигается значительной избыточностью.

Контроль дерева LUT путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных. Легко видеть, что кроме дублирования настройки можно ввести и дублирование переменных – первой половиной дерева будут управлять одни инверторы (по переменным A, B, C, D), а второй – другие, дополнительные инверторы по переменным A', B', C', D' (рис. 24), кстати, тут инверторов будет даже меньше, чем 2n, всего 2n - 1.

Тогда дублируются и ячейки памяти с соответствующими инверторами по их выходам и инверторы переменных:

$$P_{\text{D-C+2SRAM+NOT-LUT}n}(t) = P_{2}(t) = e^{-(2^{n+1}+2(2n-1)+2\cdot9\cdot2^{n}+16)\lambda \cdot t} + 2\left(1 - e^{-\left(\frac{2^{n+1}+2(2n-1)}{2}+9\cdot2^{n}\right)\lambda \cdot t}\right)e^{-\left(\frac{2^{n+1}+2(2n-1)}{2}+9\cdot2^{n}\right)\lambda \cdot t} \cdot e^{-(16)\lambda \cdot t}.$$
(21)

Следовательно, экономия по сравнению с обычным дублированием составляет половину дерева передающих транзисторов.



Рис. 24. Рабочий контроль LUT путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных

Сравним дублирование (P1) – выражение (15) и использование второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P2) – выражение (19) (рис. 25–28).



Рис. 25. Графики сравнения достоверности путем дублированием (P1) и путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P2): n = 4, $\lambda = 10^{-9}$



Рис. 26. Графики сравнения достоверности путем дублированием (P1) и путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P2): n = 5, $\lambda = 10^{-9}$



Рис. 27. Графики сравнения достоверности путем дублированием (P1) и путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P2): n = 6, $\lambda = 10^{-10}$



Рис. 28. Графики сравнения достоверности путем дублированием (P1) и путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P2): n = 7, $\lambda = 10^{-8}$

Таким образом, достаточно меньшими средствами получаем большую достоверность.



Рис. 29. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием транзисторов с дублированием настройки и инверторов переменных (P5): *n* = 4. λ = 10⁻⁸



Рис 30. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P5): *n* = 5, λ = 10⁻⁸



Рис. 31. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием транзисторов с дублированием настройки и инверторов переменных (P5): *n* = 6, λ = 10⁻⁸



Рис. 32. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P5): *n* = 7, λ = 10⁻⁸

Однако внимательное рассмотрение временного диапазона показывает, что дублирование все-таки дает выигрыш, но на относительно небольшом временном интервале (рис. 33–37).



Рис. 33. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P5): *n* = 7, λ = 10⁻¹²



P4(t) 0.99999982 -P5(t) 0.99999979 -0.99999976 -0.99999973 -0.99999973 -

Рис. 34. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием транзисторов с дублированием настройки (P4), LUT

0.4

06

0.8

0.2



Рис. 35. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов

с дублированием настройки и инверторов переменных (P5) $n = 7, \lambda = 10^{-10}$



Рис. 36. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных (P5) *n* = 4, λ = 10⁻¹⁰



Рис. 37. Графики сравнения достоверности LUT (P1), LUT с контролем путем использования второй половины дерева передающих транзисторов (P2), LUT с контролем дублированием (P3), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки (P4), LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием транзисторов с дублированием настройки и инверторов переменных (P5) *n* = 4, λ = 10⁻¹⁰

Выводы. Таким образом, рабочий контроль дерева LUT путем использования второй, незадействованной на данном наборе входных переменных половине передающих транзисторов требует избыточности от 50 до 80 %, а при числе переменных больше 4 позволяет получить выигрыш в достоверности. С учетом сложности настройки (статической памяти SRAM и соответствующих инверторов, без средств коммутации) избыточность оценивается интервалом 17–10 %. Использование такого подхода для тестового контроля предполагает избыточность порядка 10 % и даже менее.

Анализ показал, что обычное дублирование с учетом настройки оказывается лучше недублированного LUT на относительно небольшом временном интервале, за которым дублирование буквально «проваливается». LUT с контролем путем использования второй половины дерева передающих транзисторов лучше неконтролируемого LUT, LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки лучше LUT с контролем путем использования второй половины дерева передающих транзисторов, LUT с контролем путем использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных лучше всех вариантов.

Для обеспечения надежности настройки (SRAM) и инверторов входных переменных, например, возможно также и использования методов [10–14]. Целесообразны дальнейшие исследования с учетом этих подходов и предложенных в статье.

Библиографический список

1. Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. – URL: http://www.kit-e.ru/articles/plis/ 2010_11_56.php (дата обращения: 2.11.2013).

2. Tyurin S.F. Retention of functional completeness of Boolean functions under "failures" of the arguments // Automation and Remote Control. – 1999. – 60 (9 Part 2). – P. 1360–1367.

3. Адаптация FPGA до відмови логіки / С.Ф. Тюрін, О.А. Громов, А.В. Греков, І.С. Понуровскій // Радіоелектронні і комп'ютерні системы. – 2013. – № 1(60). – С. 177–182.

4. Городилов А.Ю., Понуровскій І.С., Тюрін С.Ф. Повышение отказоустойчивости FPGA путем реконфигурации работоспособных элементов // Радіоелектронні і комп'ютерні системы. – 2013. – № 1(60). – С. 172–176.

5. Тюрин С.Ф. Логические элементы с избыточным базисом // Вестник Перм. ун-та. Сер. Математика. Механика. Информатика. – 2013. – № 4. – С. 42–59.

6. Функционально-полный толерантный элемент: пат. № 2496227 Рос. Федерация / С.Ф. Тюрин, О.А. Громов, А.В. Греков, А.А. Сулейманов. Опубл. БИ. 20.10.13, № 29.

7. Tyurin S.F., Grekov A.V., Gromov O.A. The principle of recovery logic FPGA for critical applications by adapting (3) – P. 328–332. DOI: 10.5829/idosi.wasj.2013.26.03.13474

8. Tyurin S.F., Gromov O.A. A residual basis search algorithm of faulttolerant programmable logic integrated circuits // Russian Electrical Engineering. – 2013. – 84 (11). – P. 647–651. DOI: 10.3103/S1068371213110163

9. Tyurin S., Kharchenko V. Redundant Basises for Critical Systems and Infrastructures General Approach and Variants of Implementation // Proceedings of the 1st Intrenational Workshop on Critical Infrastructures Safety and Security; Kirovograd, Ukraine 11–13 May, 2011 / V. Kharchenko, V. Tagarev (edits). – Vol. 2. – 2011. – P. 300–307.

10. Тюрин С.Ф. Надежность систем автоматизации: учеб. пособие. – Пермь: Изд-во Перм. нац. исслед. политехн. ун-та, 2012. – 262 с.

11. Donald C. Mayer, Ronald C. Lacoe. Designing IntegratedCircuits to Withstand Space Radiation [Электронный ресурс]. – Vol. 4, № 2. Crosslink – URL: http://www.aero.org/publications/crosslink/summer2003/06.html

12. Тюрин С.Ф., Морозов А.Н. Отказоустойчивая ячейка памяти с использованием функционально-полных толерантных элементов // Вестник Перм. ун-та. Сер. Математика. Механика. Информатика. – 2012. – № 4. – С. 68–75.

13. Тюрин С.Ф., Громов О.А., Греков А.В. Функциональнополный толерантный элемент ФПТ // Научно-технические ведомости Санкт-Петербург. гос. политехн. ун-та. – 2011. – № 1(115). – С. 24–31.

14. Kamenskih, A.N., Tyurin, S.F. Application of redundant basis elements to increase self-timedcircuits reliability // Proceedings of the 2014 IEEE North West Russia Young Researchers in Electrical and Electronic Engineering Conference. – ElConRusNW 2014.

References

1. Tsybin S.A. Programmiruemaia kommutatsiia PLIS: vzgliad iznutri [Programmable switching of the programmable logic device look from within], available at: http://www.kit-e.ru/articles/plis/ 2010_11_56.php (accessed 2 November 2013).

2. Tyurin S.F. Retention of functional completeness of Boolean functions under "failures" of the arguments. Automation and Remote Control, 1999, no. 9, pp 1360-1367.

3. Tiurin S.F., Gromov O.A., Grekov A.V., Ponurovskii I.S. Adaptatsiia FPGA do vidmovi logiki [Adaptation of Field-Programmable Gate Array to the refuse of logic]. Radioelektronni i komp'iuterni sistemy, 2013, no. 1(60), pp. 177-182.

4. Gorodilov A.Iu., Ponurovskii I.S., Tiurin S.F. Povyshenie otkazoustoichivosti FPGA putem rekonfiguratsii rabotosposobnykh elementov [Increase of fault tolerance of Field-Programmable Gate Array by reconfiguration of efficient elements]. Radioelektronni i komp'iuterni sistemy, 2013, no. 1(60), pp. 172-176.

5. Tiurin S.F. Logicheskie elementy s izbytochnym bazisom [Logical elements with excess basis]. Vestnik Permskogo natsional'nogo

issledovatel'skogo politekhnicheskogo universiteta. Matematika. Mekhanika. Informatika, 2013, no.4, pp. 42-59.

6. Tiurin S.F., Gromov O.A., Grekov A.V., Suleimanov A.A. Funktsional'no-polnyi tolerantnyi element [Functionally complete tolerant element], Patent RF,no. 2496227.

7. Tyurin S.F., Grekov A.V., Gromov O.A. The principle of recovery logic FPGA for critical applications by adapting (3), pp. 328–332. DOI: 10.5829/idosi.wasj.2013.26.03.13474

8. Tyurin S.F., Gromov O.A. A residual basis search algorithm of fault-tolerant programmable logic integrated circuits. Russian Electrical Engineering, 2013, no. 84 (11), pp. 647–651. DOI: 10.3103/S1068371213110163

9. Tyurin S.F., Kharchenko V.K. Redundant Basises for Critical Systems and Infrastructures General Approach and Variants of Implementation. Proceedings of the 1st Intrenational Workshop on Critical Infrastructures Safety and Security. Kirovograd, 2011, vol. 2, pp. 300–307.

10. Tiurin S.F. Nadezhnost' sistem avtomatizatsii [Reliability of systems of automation]. Izdatel'stvo Permskogo Natsional'nogo Issledovatel'skogo Politekhnicheskogo Universiteta, 2012, 262 P.

11. Donald C. Mayer, Ronald C. Lacoe. Designing IntegratedCircuits to Withstand Space Radiation. vol.4, no 2. Crosslink available at: http://www.aero.org/publications/crosslink/summer2003/06.html (accessed 13 December 2013).

12. Tiurin S.F., Morozov A.N. Otkazoustoichivaia iacheika pamiati s ispol'zovaniem funktsional'no-polnykh tolerantnykh elementov [Failure-safe cell of memory with use of functionally complete tolerant elements]. Vestnik Permskogo natsional'nogo issledovatel'skogo politekhnicheskogo universiteta. Matematika. Mekhanika. Informatika, 2012, no. 4, pp. 68-75.

13. Tiurin S.F., Gromov O.A., Grekov A.V. Funktsional'no-polnyi tolerantnyi element FPT [Functionally complete tolerant element]. Nauchno-tekhnicheskie vedomosti Sankt-Peterburgskogo Gosudarst-vennogo Politekhnicheskogo Universiteta. 2011, no. 1(115), pp. 24-31.

14. Kamenskih, A.N., Tyurin, S.F. Application of redundant basis elements to increase self-timedcircuits reliability. Proceedings of the 2014 IEEE North West Russia Young Researchers in Electrical and Electronic Engineering Conference. ElConRusNW 2014.

Сведения об авторе

Тюрин Сергей Феофентович (Пермь, Россия) – заслуженный изобретатель Российской Федерации, доктор технических наук, профессор кафедры автоматики и телемеханики Пермского национального исследовательского политехнического университета (614990, Пермь, Комсомольский пр., 29, e-mail: tyurinsergfeo@yandex.ru).

About the author

Tyurin Sergey Feofentovich (Perm, Russian Federation) is Honored Inventor of the Russian Federation, Doctor of Technical Sciences, Professor at the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: tyurinsergfeo@yandex.ru).

Получено 12.09.2014