

С.Ф.Тюрин, О.А. Громов

Пермский национальный исследовательский
политехнический университет

СБОЕУСТОЙЧИВЫЙ RS-ТРИГГЕР НА КОМПЛЕМЕНТАРНЫХ МЕТАЛЛ-ОКСИД-ПОЛУПРОВОДНИКАХ ФУНКЦИОНАЛЬНО- ПОЛНЫХ ТОЛЕРАНТНЫХ ЭЛЕМЕНТАХ

Рассматривается вопрос создания сбоестойчивого и отказоустойчивого триггера на основе функционально-полных толерантных элементов. Приводится схема элемента. Производится расчет аппаратных затрат и задержки для сбоестойчивой схемы и существующего аналога.

Одним из самых актуальных направлений исследования в современной теории надежности является разработка методов и средств повышения отказо- и сбоестойчивости программируемых логических интегральных схем. Данное направление условно делится на две основные группы: это разработка методик повышения отказоустойчивости встроенной памяти и разработка методик повышения отказоустойчивости встроенной логики. Такие исследования активно ведутся в связи с тем, что ПЛИС являются универсальными устройствами, на основе которых можно строить современные цифровые системы любого уровня сложности. Поэтому такие ИМС широко используются и в аппаратуре специального назначения, в которой применяются особые требования.

Одним из существующих методов сохранения исходных логических функций является метод так называемой четверенной логики, который представлен в [1]:

$$f = f_1 \cdot f_2 \vee f_3 \cdot f_4, \quad (1)$$

где $f_1 = f_2 = f_3 = f_4 = f$.

При этом в случае изменения любой одной из четырёх функций функция системы не изменяется. Так, если $f_1 = 1$, то получим

$$f = 1 \cdot f_2 \vee f_3 \cdot f_4 = f \vee f \cdot f = f. \quad (2)$$

В случае, если $f_1 = 0$, получим

$$f = 0 \cdot f_2 \vee f_3 \cdot f_4 = 0 \vee f \cdot f = f. \quad (3)$$

Если происходит сбой, т.е. $f_1 = \bar{f}_1$, то

$$f = \bar{f}_1 \cdot f_2 \vee f_3 \cdot f_4 = \bar{f} \cdot f \vee f \cdot f = 0 \vee f \cdot f = f. \quad (4)$$

В этом случае необходима четырёхкратная избыточность, однако достаточно просто осуществляется объединение этих четырёх функций – используются конъюнкция дизъюнкции.

Для сохранения исходных функций возможно также использование трёхкратной избыточности, но при этом применяется более сложная мажоритарная функция:

$$f = f_1 \cdot f_2 \vee f_1 \cdot f_3 \vee f_2 \cdot f_3, \quad (5)$$

где $f_1 = f_2 = f_3 = f$.

Например, если $f_1 = 1$,

$$f = 1 \cdot f_2 \vee 1 \cdot f_3 \vee f_2 \cdot f_3 = f \vee f \vee f \cdot f = f, \quad (6)$$

а если $f_1 = 0$, то

$$f = 0 \cdot f_2 \vee 0 \cdot f_3 \vee f_2 \cdot f_3 = 0 \vee 0 \vee f \cdot f = f. \quad (7)$$

Следовательно, обеспечивается парирование сбоев. Тolerантность обеспечивается и при замыкании соседних линий связи, а также при некоторых кратных отказах.

Для сохранения базисной функции 2И-НЕ $\bar{x}_1 \vee \bar{x}_2$ при модели однократных константных отказов может быть использовано выражение

$$(\bar{x}_1 \vee \bar{x}_2 \vee \bar{x}_3 \vee \bar{x}_4) \cdot (\bar{x}_5 \vee \bar{x}_6 \vee \bar{x}_7 \vee \bar{x}_8), \quad (8)$$

то есть

$$(\bar{x}_{1.1} \vee \bar{x}_{2.1} \vee \bar{x}_{1.2} \vee \bar{x}_{2.2}) \cdot (\bar{x}_{1.3} \vee \bar{x}_{2.3} \vee \bar{x}_{1.4} \vee \bar{x}_{2.4}). \quad (9)$$

Тогда имеем $f = (f_1 \vee f_2) \cdot (f_3 \vee f_4)$.

Соответственно для нижней части КМОП схемы необходимо $f = \bar{f}_1 \cdot \bar{f}_2 \vee \bar{f}_3 \cdot \bar{f}_4$, то есть

$$\begin{aligned} z_- \oplus z_+ &= (x_{1.1} \cdot x_{2.1} \cdot x_{1.2} \cdot x_{2.2}) \vee (x_{1.3} \cdot x_{2.3} \cdot x_{1.4} \cdot x_{2.4}) \oplus \\ &\oplus (\bar{x}_{1.1} \vee \bar{x}_{2.1} \vee \bar{x}_{1.2} \vee \bar{x}_{2.2}) \cdot (\bar{x}_{1.3} \vee \bar{x}_{2.3} \vee \bar{x}_{1.4} \vee \bar{x}_{2.4}) = 1. \end{aligned} \quad (10)$$

Причём каждый вход «четвертируется». Но и выходов надо также четыре (рис. 1) [2] с учётом: $(\overline{x_{1.1}x_{2.1}} \vee \overline{x_{1.2}x_{2.2}}) \cdot (\overline{x_{1.3}x_{2.3}} \vee \overline{x_{1.4}x_{2.4}})$.

Можно использовать функциональные возможности таких элементов полностью или частично, в зависимости от ситуации. Аналогичную функцию можно получить для синтеза функции 2ИЛИ-НЕ с четырехкратной избыточностью.




Рис. 1. Условное графическое обозначение элемента с толерантной базисной функцией

для предлагаемого

Оценим вероятность безотказной работы предлагаемого элемента [3]. Для этого проведем сравнение двух схем: мажоритирования выходов трех элементов 2ИЛИ-НЕ и синтез функции 2ИЛИ-НЕ на ФПТ+ элементе. Зададим: $\lambda_{\text{отк}} -$ интенсивность отказов транзисторов, $\lambda_{\text{сбр}} -$ интенсивность сбоев транзисторов, $\lambda_{\text{вв}} -$ интенсивность отказов входов-выходов. Тогда при экспоненциальной модели отказов получаем для обычного базисного элемента 2И-НЕ или 2ИЛИ-НЕ

$$p_1 = e^{-(4\lambda_{\text{отк}} + 4\lambda_{\text{сбр}} + 3\lambda_{\text{вв}})t}, \quad (11)$$

$$p_2 = e^{-(16\lambda_{\text{отк}} + 16\lambda_{\text{сбр}} + 12\lambda_{\text{вв}})t}. \quad (12)$$

Пусть p – обобщённая вероятность отказа одного транзистора, тогда

$$P_1 = p^4, \quad (13)$$

$$P_2 = p^{16} + 16p^{15}(1-p) + \dots \quad (14)$$

С учётом возможности одного отказа либо в Z_+ либо в Z_- , а также 8 случаев однократных отказов в Z_+ и одновременно 8 случаев однократных отказов в Z_- , учтем ещё 64 случая двухкратных отказов:

$$P_2 = p^{16} + 16p^{15}(1-p) + 64p^{14}(1-p)^2. \quad (15)$$

Кроме того, парируются и другие двухкратные отказы. Так, в каждой конъюнкции (дизъюнкции) это $C_4^2 = 6$ двухкратных отказов, но берём лишь отказы «константа 1» в конъюнкциях Z_+ , «обнуляющие» одну из них, и отказы «константа 1» в дизъюнкциях Z_- , обращающие одну из них в единицу, то есть вместо 6 всего по-

ловину – 3 случая. Получается ещё 12 вариантов. Тогда формула (19) примет вид:

$$P_2 = p^{16} + 16p^{15}(1-p) + 76p^{14}(1-p)^2. \quad (16)$$

Оценим вероятность безотказной работы без учета $\lambda_{\text{вв}}$ – интенсивности отказов входов-выходов.

Сравним указанные выше варианты (рис. 2).

$$P_1 = e^{-(4\lambda_{\text{откpr}} + 4\lambda_{\text{сбтр}})t} \quad (17)$$

и

$$\begin{aligned} P_2 = & e^{-(16\lambda_{\text{откpr}} + 16\lambda_{\text{сбтр}})t} + 16e^{-(15\lambda_{\text{откpr}} + 15\lambda_{\text{сбтр}})t} (1 - e^{-(\lambda_{\text{откpr}} + \lambda_{\text{сбтр}})t}) + \\ & + 76e^{-(14\lambda_{\text{откpr}} + 14\lambda_{\text{сбтр}})t} (1 - e^{-(\lambda_{\text{откpr}} + \lambda_{\text{сбтр}})t})^2. \end{aligned} \quad (18)$$




Рис. 2. Сравнительный анализ вероятности безотказной работы мажоритирования трех элементов ИЛИ-НЕ (P1) и ФПТ+ элемента (P2): $\alpha - \lambda_{\text{откpr}} = 10^{-9}$, $\lambda_{\text{сбтр}} = 10^{-7}$; $\beta - \lambda_{\text{откpr}} = 10^{-10}$, $\lambda_{\text{сбтр}} = 10^{-8}$; $\gamma - \lambda_{\text{откpr}} = 10^{-11}$, $\lambda_{\text{сбтр}} = 10^{-9}$; $\varepsilon - \lambda_{\text{откpr}} = 10^{-12}$, $\lambda_{\text{сбтр}} = 10^{-10}$

Таким образом, в области достаточно больших значений времени работы за счёт введённой избыточности имеется значительный выигрыш в вероятности безотказной работы ФПТ+ элемента по сравнению с элементом 2 ИЛИ-НЕ.

Построим триггер (рис. 3).




Рис. 3. Варианты реализации простейшего RS-триггера на основе ФПТ-элементов

Однократно-программируемые радиационно-стойкие ПЛИС фирмы *Actel* имеют троированные триггеры с мажоритарной схемой подавления сбоев и используются в аппаратуре специального назначения [4].

Тогда поскольку элемент описывается функцией $(\overline{x_{1,1}x_{2,1}} \vee \overline{x_{1,2}x_{2,2}})(\overline{x_{1,3}x_{2,3}} \vee \overline{x_{1,4}x_{2,4}})$, а RS-триггер с инверсным управлением функцией переходов $y(t+1) = \overline{S \cdot y \cdot R}$, то имеем для первого элемента $y = x_1$; $R = x_2$, поэтому $(\overline{yR} \vee \overline{yR})(\overline{yR} \vee \overline{yR})$, или $g = (\overline{y_1R_1} \vee \overline{y_2R_2})(\overline{y_3R_3} \vee \overline{y_4R_4})$.

Для второго элемента $S = x_1$, $g = x_2$:
 $y(t+1) = (\overline{S_1g_1} \vee \overline{S_2g_2})(\overline{S_3g_3} \vee \overline{S_4g_4})$, в конце концов, получаем уравнение RS-триггера с инверсным управлением:

$$y(t+1) = \overline{(S_1(\overline{y_1R_1} \vee \overline{y_2R_2})(\overline{y_3R_3} \vee \overline{y_4R_4}) \vee (S_2(\overline{y_1R_1} \vee \overline{y_2R_2})(\overline{y_3R_3} \vee \overline{y_4R_4}))} \times \\ \times \overline{(S_3(\overline{y_1R_1} \vee \overline{y_2R_2})(\overline{y_3R_3} \vee \overline{y_4R_4}) \vee (S_4(\overline{y_1R_1} \vee \overline{y_2R_2})(\overline{y_3R_3} \vee \overline{y_4R_4}))}. \quad (19)$$

Выполним троирование триггера элементами 2И-НЕ:

$$\overline{\overline{y_1y_2 \vee y_2y_3 \vee y_1y_3}} \quad (20)$$

$$\overline{\overline{\overline{y_1y_2} \overline{y_2y_3} \overline{y_1y_3}}} \quad (21)$$

с учётом использования только 2И-НЕ:

$$\overline{\overline{\overline{\overline{y_1y_2} \overline{y_2y_3} \overline{y_1y_3}}}} \quad (22)$$

Таким образом, требуется 6 элементов 2И-НЕ для мажоритарной схемы или 24 транзистора. В одном простейшем RS-триггере используются два элемента 2И-НЕ. Получаем затраты для трех триггеров – 24 транзистора. В итоге три простейших RS-триггера с мажоритарной схемой для своей реализации требуют 48 транзисторов.

В случае использования RS-триггера на ФПТ-элементах с четырехкратной избыточностью требуется 32 транзистора.




Рис. 4. Сравнительный анализ вероятности безотказной работы троированного триггера на мажоритарных элементах (P1), троированного триггера с 3 мажоритарными элементами (P2) и триггера на ФПТ+ элементах (P3):

$$\alpha - \lambda_{\text{откpr}} = 10^{-9}, \lambda_{\text{сбтр}} = 10^{-7}; \delta - \lambda_{\text{откpr}} = 10^{-10}, \lambda_{\text{сбтр}} = 10^{-8}$$

При этом задержка у троированного триггера с мажоритарной схемой 4 элемента 2И-НЕ, а в случае использования четвериированного RS-триггера на 1 ФПТ-элемент. Если производить пересчет в транзисторах, то в самом худшем случае в троированном триггере с мажоритарной схемой будет происходить переключение 8 транзисторов, а в четвериированном RS-триггере – 2 транзисторов.

Возможна также реализация троированного триггера с тремя мажоритарами на выходе. Данный вариант потребует 96 транзисторов или 18 вентилей 2И-НЕ и будет иметь задержку переключения 4 вентилей 2И-НЕ или 8 транзисторов.

Теперь сравним вероятности безотказной работы троированного триггера с мажоритарной схемой, троированного триггера с тремя мажоритарными схемами и триггера на ФПТ+ элементах (рис. 4).

Для троированного RS-триггера и мажоритара имеем

$$P_{\text{TT}} = (3e^{-2 \cdot 8\lambda t} - 2e^{-3 \cdot 8\lambda t}) \cdot e^{-24\lambda t}, \quad (23)$$

где $\lambda = \lambda_{\text{откpr}} + \lambda_{\text{сбтр}}$.

Выражение для вероятности безотказной работы троированного RS-триггера и трех мажоритаров будет иметь вид

$$P_{\text{TT_3M}} = (3e^{-2 \cdot 8\lambda t} - 2e^{-3 \cdot 8\lambda t}) \cdot (3e^{-2 \cdot 24\lambda t} - 2e^{-3 \cdot 24\lambda t}). \quad (24)$$




Рис. 5. Гистограмма сравнения двух отказоустойчивых ячеек памяти в ПЛИС
(1 – аппаратные затраты в элементах, 2 – аппаратные затраты в транзисторах,
3 – задержка в элементах, 4 – задержка в транзисторах)

Теперь получим вероятность безотказной работы для триггера на ФПТ+ транзисторах:

$$P_{\text{TT_ФПТ}} = e^{-32\lambda t} + 32e^{-31\lambda t}(1 - e^{-\lambda t}) + 64e^{-30\lambda t}(1 - e^{-\lambda t})^2 + \\ + 8 \cdot 8 \cdot 8e^{-29\lambda t}(1 - e^{-\lambda t})^3 + 8 \cdot 8 \cdot 8 \cdot 8e^{-28\lambda t}(1 - e^{-\lambda t})^4. \quad (25)$$

Построим графики вероятностей безотказной работы двух схем (см. рис. 4). Итоговые параметры сравнения двух вариантов реализации сбоестойчивой схемы RS-триггера по сложности и быстродействию сведены в таблицу, диаграмма сравнения показана в таблице и на рис. 5.

Сравнение двух вариантов реализации сбоестойчивых элементов памяти

Вариант реализации RS-триггера	Аппаратные затраты		Задержка	
	элементов	транзисторов	элементов	транзисторов
1. Троированный триггер с мажоритарной схемой	12 (2И-НЕ)	48	4 (2И-НЕ)	8
2. Троированный триггер с 3 мажоритарами	18 (2И-НЕ)	96	4 (2И-НЕ)	8
3. RS-триггер на ФПТ-элементах	2 (ФПТ)	32	1 (ФПТ)	4

Таким образом, в статье представлен новый вариант простейшего отказо- и сбоестойчивого триггера. Проведенный анализ показывает, что существующие варианты реализации уступают вновь предлагаемому варианту по сложности реализации и по быстродействию. Поэтому, по мнению авторов, подобные схемы могут использоваться в качестве ячеек памяти ПЛИС.

Библиографический список

1. Иыуду К. Надежность, контроль и диагностика вычислительных машин и систем. – М.: Высшая школа, 1989. – 219 с.
2. Тюрин С.Ф., Громов О.А. Базисный элемент программируемых логических интегральных схем // Вестник Ижевского государственного технического университета. – 2010. – № 3. – С. 122–126.
3. Тюрин С.Ф., Громов О.А., Греков А.В. Функционально-полный толерантный элемент ФПТ+ // Научно-технические ведомости Санкт-Петербургского государственного политехнического университета. – 2011. – № 1(115). – С. 24–31.
4. ПЛИС Actel – основа при реализации «SoC» бортовой аппаратуры [Электронный ресурс] // Сайт «Программируемые логические интегральные схемы – Zimma». – URL: <http://www.spigl.wordpress.com/2009/09/16/плис/> (дата обращения: 20.05.2012).

Получено 06.09.2012