Описывается предложенный подход к повышению достоверности функционирования логических элементов программируемых логических интегральных схем (ПЛИС) FPGA (field-programmable gate array) - LUT (Look Up Table путем рабочего (функционального) контроля. Доказывается, что путем использования второй, незадействованной на данном наборе входных переменных половине дерева передающих транзисторов можно эффективно контролировать вычисления заданных настройкой конфигурационной памяти SRAM (Static Random Access Memory) логических функций. При этом избыточность составляет ориентировочно от 50 до 80 %, что позволяет получить значительный выигрыш в достоверности. Если же учитывать дополнительно сложность настройки, избыточность LUT оценивается интервалом 17-10 %. Использование разработанного оригинального подхода для тестового контроля предполагает избыточность порядка 10 % и даже менее.

достоверность функционирования, логический элемент ПЛИС FPGA - LUT, рабочий контроль, тестовый контроль, интенсивность отказов (сбоев), вероятность обнаружения ошибок, конфигурационная память ПЛИС FPGA - SRAM, сhecking.