Полный текст

Введение. Проблема создания отечественной элементной базы в последние годы еще более обострилась [1]. Важное значение для решения этой проблемы имеет инновационный комплекс Московского института электронной техники (МИЭТ) [2], в котором значительное внимание уделяется созданию так называемых полузаказных цифровых интегральных микросхем на основе базовых матричных кристаллов - БМК [3-6]. Используемая в БМК КМОП схемотехника имеет относительно невысокое быстродействие, задержки КМОП вентилей на порядок больше, чем для ЭСЛ. Вместе с тем достоинствами КМОП схемотехники являются малая потребляемая мощность и высокая помехоустойчивость [4]. Несмотря на значительное отставание в технологических нормах по сравнению с передовыми западными фирмами, наша электронная промышленность в целом пока позволяет создавать цифровую аппаратуру для специальных приложений, в том числе и такие процессоры, как «Эльбрус», «Комдив» и др. [7-9]. В настоящее время открытые источники сообщают о БМК серий 5503, 5507,5521,5528,5529 [3]. Ячейка поля БМК представляет собой 4-транзисторную ячейку комплиментарных транзисторов [3] (рис. 1). а б Рис. 1. Ячейка поля базового матричного кристалла - БМК: а - содержимое 4-транзисторной ячейки комплиментарных транзисторов; б - условное графическое обозначение ячейки Шины питания и «Ноль вольт» подключены к подложкам транзисторов и не указаны на рис. 1, VT1, VT2 - типа р, VT3, VT4 - типа n. Из таких ячеек строятся логические элементы, например [7]. Более подробно архитектура ячейки поля БМК [3] изображена на рис. 2. Рис. 2. Архитектура ячейки поля базового матричного кристалла БМК Для создания радиационно-стойкой аппаратуры [10-11] ранее предложено расчетверение отдельных транзисторов логических элементов, что обеспечивает по сравнению с резервированием каналов цифровой аппаратуры значительный выигрыш в вероятности безотказной работы пассивно отказоустойчивой схемы практически для всего временного диапазона [12-15]. Однако детального исследования возможности создания таких избыточных ячеек в достаточной мере не проводилось. Рассмотрим создание такой резервированной ячейки на основе ячейки, изображенной на рис. 1, 2. 1. Отказоустойчивая ячейка поля БМК. Для этого пару ячеек (см. рис. 1) конфигурируем для реализации одного резервированного транзистора р-типа и одного резервированного транзистора n-типа. Получим ячейку (рис. 3). p-структура n-структура Рис. 3. Отказоустойчивая ячейка поля базового матричного кристалла БМК для реализации одного транзистора р-типа и одного транзистора n-типа Такая ячейка сохраняет работоспособность при отказе одного любого транзистора р-типа и одного любого транзистора n-типа ценой четырехкратной избыточности. Если реализовать функцию , т.е. перемычку по точкам 5, 6, то получим ячейку (рис. 4). p-структура n-структура Рис. 4. Отказоустойчивая ячейка поля базового матричного кристалла БМК для реализации одного транзистора р-типа и одного транзистора n-типа с перемычкой по точкам 5, 6 При этом каждый транзистор управляется своим сигналом I1-I4 (3, 7), которые подаются с двух сторон ячейки, что требует расчетверения связей. Если объединить входы, получим ячейку (рис. 5). р-структура n-структура Рис. 5. Отказоустойчивая ячейка поля базового матричного кристалла БМК для реализации одного транзистора р-типа и одного транзистора n-типа с объединением входов Х Наконец, если вход Х продублировать с другой стороны ячейки, получим ячейку (рис. 6). p-структура n-структура Рис. 6. Отказоустойчивая ячейка поля базового матричного кристалла БМК для реализации одного транзистора р-типа и одного транзистора n-типа с объединением входов и дублированием Х 2. Реализация логических элементов на основе отказоустойчивой ячейки поля БМК. Построим отказоустойчивый инвертор [16-19], например, для отказоустойчивой ячейки оперативной памяти SRAM (рис. 7). p-структура n-структура Z Vcc Рис. 7. Отказоустойчивый инвертор для ячейки оперативной памяти SRAM Тогда ячейка оперативной памяти SRAM [17-19], состоящая из двух инверторов, будет выглядеть так, как показано на рис. 8. p-структура n-структура p-структура n-структура Рис. 8. Отказоустойчивая ячейка оперативной памяти SRAM-QSRAM В перспективе целесообразно провести исследования с учетом особенностей топологии кристалла и интенсивности отказов связей. Выводы Таким образом, на основе двух 4-транзисторных стандартных ячеек разработана отказоустойчивая ячейка поля БМК, которая представляет собой две резервированных структуры для реализации одного транзистора р-типа, и одного транзистора n-типа. В частности, линии управления затворами всех транзисторов могут быть объединены. Такие ячейки целесообразно использовать для проектирования высоконадежной аппаратуры на основе БМК. Анализ показывает существенно больший выигрыш в вероятности безотказной (бессбойной) работы по сравнению с троированием элементов на достаточно большом временном диапазоне, причем выигрыш тем больше, чем сложнее элемент. Предложенная ячейка статической оперативной памяти QSRAM с учетверением транзисторов на основе ячеек БМК парирует отказы типа SEU (Single Event Upset) и SEE (Single Event Effect). Сравнение показывает существенно больший выигрыш в вероятности безотказной работы по сравнению с троированием, причем затраты на троирование одной ячейки при одном мажоритаре больше. В перспективе рекомендуется провести исследования с учетом особенностей топологии кристалла и интенсивности отказов связей. Описанное резервирование наталкивается на ограничение в количестве последовательно соединенных транзисторов (не более четырех) [20], но уже имеются сообщения о его ослаблении [21].

Об авторах

С. Ф Тюрин

Пермский национальный исследовательский политехнический университет

Email: tyurinsergfeo@yandex.ru

Список литературы

Статистика

Просмотры

Аннотация - 48

PDF (Russian) - 21

Ссылки

• Ссылки не определены.