Full Text

Введение Функционально-полные толерантные логические элементы явились развитием концепции структурной устойчивости профессора В.А. Харитонова [1]. ФПТЛЭ сохраняют логический базис при отказах в рамках заданной модели в смысле знаменитой теоремы Поста[1] [2, 3] как альтернатива внутреннего резервирования внешнему. В отличие от базисов И-НЕ, ИЛИ-НЕ, ФПТЛЭ используют комбинирование операций И-НЕ, ИЛИ-НЕ. Таким образом, речь идет об активной отказоустойчивости, при которой остаточные базисы могут быть использованы для восстановления требуемой функции. Для этого необходима возможность реконфигурации схем из таких элементов, что реализовано в программируемых пользователем вентильных матрицах ППВМ - программируемых логических интегральных схемах типа FPGA. Предполагается, что имеются средства (встроенные или внешние) обнаружения факта отказа и определения конкретного состояния ФПТЛЭ. Сама идея развивалась также направлением самосинхронных автоматов [4-8] на базе Института проблем информатики (ИПИ) РАН [9, 10]. В дальнейшем были исследованы соответствующие ФПТ логические функции с учетом модели замыканий входов, множество которых оказалось подмножеством множества ФПТ функций, полученных в работе [2]. Однако для пассивной отказоустойчивости АСУ целесообразнее сохранять исходную базисную функцию, что и было предложено в статье [3], это уже требует значительной избыточности. Таким образом, ФПТЛЭ можно разделить на ФПТ, сохраняющие базис в смысле теоремы Поста, и ФПТ, сохраняющие исходную функцию. И те, и другие (по классификации ПЛИС) мелкозернистые и крупнозернистые [11] (рис. 1). Рис. 1. Классификация ФПТЛЭ В дальнейшем были получены ФПТЛЭ для парирования кратных отказов. Рассмотрим особенности вариантов ФПТЛЭ, парирующих в указанных выше смыслах однократные отказы. 1. КМДП-реализация ФПТЛЭ для мелкозернистых ПЛИС При модели отказов одного КМДП-транзистора или входа функциональная полнота сохраняется. Например, для КМДП-структур 2ИЛИ-2И-НЕ, 2И-2ИЛИ-НЕ - это функции и (рис. 2). а б Рис. 2. КМДП-схемы ФПТЛЭ, сохраняющих базис FCTLE1 (а) и FCTLE2 (б) на основе КМДП-транзисторов VT1-VT8 Схемы на рис. 2 [3] характеризуются наличием двух подсхем - подключения источника питания (z+) и двойственной ей схемы подключения шины «ноль вольт» (z-), которые описываются выражениями: (1) (2) (3) (4) Несмотря на то что при отказах нарушается ортогональность функций (z+), (z-), т.е. на некоторых наборах одновременно могут быть подключены либо обе шины, либо ни одной, чего не должно быть при нормальном функционировании, всегда возможно путем подбора настроить элемент на реализацию остаточного базиса, в отличие от эквивалентного по числу транзисторов элемента 4И-НЕ. Причем возможны два отказа - отказ транзистора в (z+) и отказ транзистора в (z-). Таким образом, отказы транзисторов практически кратные. Для сохранения базисной функции 2ИЛИ-НЕ при модели однократных константных отказов необходимо выражение . (5) Легко видеть, что в случае четырхкратной избыточности (6) функция 2ИЛИ-НЕ сохранится при любом однократном константном отказе. Такой элемент[2] [3], содержащий 16 КМДП-транзисторов, может быть использован как сложный (восемь переменных): (7) при условии отсутствия отказов и отказоустойчивый (две переменные) - в специальной аппаратуре автоматизированных систем управления (АСУ). Для сохранения базисной функции 2И-НЕ при модели однократных константных отказов может быть использован элемент (8) т.е. (9) КМДП-реализация показана на рис. 3. Рис. 3. КМДП-схема ФПТЛЭ, сохраняющего функцию 2И-НЕ-FCTLE4 - 2. КМДП-реализация ФПТЛЭ, сохраняющих базис, для крупнозернистых ПЛИС Простейший LUT [12, 13] на две переменные (2-LUT) имел бы вид, представленный на рис. 1. LUT на две переменные (рис. 4) реализует функцию (10) где a, b, c, d - настройки, записываемые в ячейки статической оперативной памяти SRAM (снизу вверх). Рис. 4. LUT на две переменные (2-LUT) Для настройки на заданную логическую функцию двух переменных в четыре ячейки ОЗУ (SRAM) загружается соответствующая таблица истинности. При активации одного из четырех путей в дереве транзисторов (см. рис. 4) переменными Х1, Х2 значение логической функции считывается из соответствующей ячейки ОЗУ и передается на выход OUT. Инверторы по переменным обеспечивают реализацию всех членов совершенной дизъюнктивной нормальной формы (СДНФ). LUT на три переменные (3-LUT) представлен на рис. 5. Рис. 5. LUT на три переменные (3-LUT) Здесь уже необходимо 8 бит настройки: . (11) В источниках указано, что оптимальным по быстродействию и сложности представления типовых логических функций является использование LUT на четыре переменных (4-LUT). Такой LUT для входных переменных A, B, C, D (настройка - 16 бит) с установленным на выходе функционально-полным толерантным логическим элементом [3] изображен на рис. 6. Рис. 6. LUT на четыре переменные (4-LUT) с ФПТЛЭ на выходе, настроенным на реализацию инверсии Такой LUT для входных переменных A, B, C, D обеспечивает работоспособность в объеме своих «половинных» возможностей при отказе одного любого входа A, B, C, D, либо одного транзистора в дереве передающих транзисторов VT1-VT30, либо в элементах-инверторах, либо в SRAM. Таким образом, это ФПТ LUT. ФПТЛЭ на выходе (см. рис. 6) реализуется следующим образом (рис. 7). Рис. 7. ФПТЛЭ-инвертор с функцией Такие ФПТЛЭ-инверторы, использующие так называемое расчетверение, могут быть установлены и вместо входных инверторов LUT, и вместо инверторов по данным. Для обнаружения ошибок при вычислении логических функций в LUT целесообразно использовать дополнительные средства контроля и диагностики. 3. КМДП реализация ФПТЛЭ, сохраняющих исходную функцию, для крупнозернистых ПЛИС Дальнейшее увеличение избыточности возможно путем резервирования передающих транзисторов (расчетверения передающих транзисторов). Однако непосредственно для 4-LUT это не может быть выполнено в силу ограничений Мида и Конвей на число последовательно соединенных транзисторов [14, 15], поэтому вначале обеспечим резервирование 2-LUT (рис. 8). Рис. 8. Отказоустойчивый LUT на две переменные (2-LUT-FT) На рис. 8 используется ФПТ передающая функция где х - передающие транзисторы. Тогда схема толерантна к отказу любого одного транзистора в каждой четверке. Для обеспечения толерантности SRAM предложена ячейка [3] (рис. 9). Рис. 9. Отказоустойчивая SRAM Для получения 3-LUT-FT предлагается схема, представленная на рис. 10. Рис. 10. Отказоустойчивый LUT на три переменные (3-LUT-FT) Соединение двух 3-LUT-FT через указанный на рис. 10 1-LUT-FT позволяет получить требуемый 4-LUT-FT. Для получения n LUT (n > 4) на базе 4-LUT, содержащего 30 транзисторов в дереве и два транзистора в выходном инверторе 4-LUT, при соединении двух 4-LUT парой передающих транзисторов с инвертором необходима сложность (12) где - сложность настройки на реализацию заданной логической функции (в числе транзисторов); 8 - суммарное число транзисторов в SRAM (6 шт.) и соответствующем инверторе (2 шт.); - число транзисторов в требуемых 4-LUT без учета инверторов по входам переменных; - сложность требуемых дополнительных 1-LUT при n > 4; 2n - число транзисторов в инверторах входных переменных без учета ограничений по нагрузочной способности инверторов по входам. В свою очередь, для получения n LUT-FT требуется «расчетверить» каждый транзистор: (13) 4. Оценка вероятности безотказной работы 4-LUT и 4-LUT-FT Затраты на реализацию 4-LUT (см. рис. 6) представлены в табл. 1. Таблица 1 Затраты на реализацию 4-LUT № п/п Наименование Количество транзисторов, шт. 1 Дерево передающих транзисторов 30 2 Инверторы - 21 шт. 42 3 Шеститранзисторная SRAM 96 Итого 168 Затраты на реализацию 4-LUT-FT (см рис. 10) представлены в табл. 2. Таблица 2 Затраты на реализацию 4-LUT-FT № п/п Наименование Количество транзисторов 1 Дерево передающих транзисторов 120 2 Инверторы - 16 + 8 + 8 + 2 272 3 Шеститранзисторная SRAM 384 Итого 776 Получим выражения вероятности безотказной работы 4-LUT - P(t) и 4-LUT-FT - P(t)ftm с учетом экспоненциальной модели отказов, задавая интенсивность отказов одного транзистора и время работы (pис. 11): (14) Рис. 11. Графики изменения вероятности безотказной работы 4-LUT - Р(t) и 4-LUT-FT - Р(t)ftm при интенсивности отказов l = 10-5 1/ч Сравним предложенное резервирование с троированием, сложность мажоритарного элемента на выходе 4-LUT равна 12 транзисторам: (15) Сравним предложенное резервирование с троированием, использующим три мажоритарных элемента на выходе 4-LUT: (16) Соответствующие графики изображены на рис. 12. а б Рис. 12. Графики изменения вероятности безотказной работы: а - в диапазоне от 1 до 0,4, схемы 4-LUT без резервирования Р(t); б - в диапазоне от 1 до 0,5, вероятности безотказной работы резервированной схемы с расчетверением Р(t)ftm, вероятности безотказной работы резервированной троированной схемы с одним мажоритаром Р3 и троированной схемы с тремя мажоритарами Р33 при интенсивности отказов (сбоев) l = 10-5 1/ч Выводы Таким образом, использование ФПТЛЭ позволяет сохранять логический базис как в мелкозернистых, так и в крупнозернистых ПЛИС АСУ при отказе одного любого транзистора, одного любого входа. При таких неисправностях есть возможность использования «половинных» возможностей элемента, а массив «пораженнных» элементов после диагностики и реконфигурации обеспечивает синтез не всех, но наиболее важных функций АСУ. Введение существенной избыточности позволяет получить ФПТЛЭ, сохраняющих логическую функцию при отказах одного транзистора в каждой четверке транзисторов. Подобное расчетверение позволяет получить более высокую вероятность безотказной работы, чем троирование. При этом затраты на троирование равны 516 транзисторам с учетом одного мажоритара либо 540 - с учетом трех мажоритаров. Затраты на реализацию предлагаемого ФПТЛЭ с сохранением логической функции с учетом декомпозиции 4-LUT для удовлетворения требований Мида и Конвей равны 776 транзисторам, что примерно на 50 % больше по сравнению с затратами на троирование. Предложенные ФПТЛЭ могут быть использованы в так называемых адаптивных логических модулях АЛМ [16-19] для RHBD (radiation hardering by design) процессорах и устройствах АСУ, обеспечивающих радиационную стойкость посредством архитектурных решений [20].

About the authors

S. F Tiurin

Perm National Research Polytechnic University

Email: tyurinsergfeo@yandex.ru

References

Statistics

Views

Abstract - 51

PDF (Russian) - 34

Refbacks

• There are currently no refbacks.