Full Text

Введение Отказоустойчивые цифровые устройства применяются во многих областях, в основном относящихся к критическим областям применения: медицина, аэрокосмическая отрасль и вычислительная техника военного назначения [1-3]. Основным методом, обеспечивающим устойчивость к отказам и сбоям, долгое время являлось тройное модульное резервирование, вариант мажоритарного резервирования с голосованием 2 из 3 [4, 5]. Поскольку вероятность двух отказов/сбоев значительно ниже вероятности одиночного отказа, то этот метод являлся первым и достаточно очевидным решением проблемы обеспечения отказоустойчивости. Однако первое решение редко бывает наилучшим [6-9]. Издержки, связанные с мажоритарным резервированием, достаточно очевидны - увеличение энергопотребления более чем в три раза, даже теоретически совсем небольшой промежуток времени, на котором вероятность безотказной работы выше, чем у нерезервированной схемы и, конечно, проблема контролёра-контролёров [10, 11]. Метод резервирования на транзисторном уровне значительно меньше увеличивает энергопотребление устройства, значительно лучше в плане влияния на надежность, но вносит высокую дополнительную задержку в устройства [12]. Кроме того, эффективность метода сильно изменяется в зависимости от используемой полупроводниковой технологии, да и в целом требует больших затрат на проектирование, так как должна быть разработана и апробирована соответствующая библиотека элементов. Метод опирается на базовые модели логических элементов, которые могут быть получены с помощью моделей транзисторов для соответствующей технологии. В статье решается задача совершенствования метода для его применения в устройствах с технологическим процессом 180 нм. Цель статьи - усовершенствовать методы комбинированного резервирования для его применимости в устройствах, соответствующих технологии 180 нм. Для достижения цели исследования необходимо решить следующие задачи: - разработать базовые отказоустойчивые логические элементы (ЛЭ) на основе 180 нм КМОП-транзисторов; - провести моделирование на транзисторном уровне с целью определения характеристик базовых ЛЭ; - разработать и промоделировать перспективные элементы, позволяющие повысить надежность цифровых устройств. 1. Концепция резервирования на транзисторном уровне Резервирование на транзисторном уровне (РТУ) является наиболее низкоуровневым способом обеспечения отказоустойчивости, при котором избыточность вводится для каждого отдельного транзистора. Несмотря на это, сама концепция опирается на математический аппарат функционально-полных толерантных (ФПТ) булевых функций - это такие функции, которые сохраняют функциональную полноту в смысле теоремы Поста при кратности отказов, не превышающей заданную k [13, 14]. Для k = 1 существуют две базовых ФПТ-функции (базиса): (1) ФПТ-базис существует в модели однократных константных отказов входов, в рамках этой модели любой физический дефект сводится к замыканию аргументов x на определенную константу из множества {0, 1, x’}. При этом новая функция f’ сохраняет функциональную полноту: (2) Однако вторая функция не гарантирует сохранения базиса при двух и более отказах: (3) С использованием данных функций разработаем схему простейшего отказоустойчивого инвертера. Инвертер вычисляет функцию, обратную x, при этом логические описания схем подключения «1» (англ. pull-up network, PUN) и «0» (англ. pull-down network, PDN) принимают вид: (4) а) инвертор (4) б) инвертор (5) Рис. 1. Схема реализации интвертора (а) и отказоустойчивего инвертора (б) в КМОП логике Применив функцию (1), получим описание цепочек транзисторов: (5) По данному описанию получим схему отказоустойчивого инвертора в символьной форме (рис. 1). РТУ приводит к кратному увеличению последовательно соединенных транзисторов. В связи с этим технологии, где не допускается последовательное соединение более чем 4 транзисторов, не могут использовать РТУ. Вместе с количеством транзисторов также растут емкость и сопротивление цепочки, что негативно влияет на характеристики логических элементов. Преимущество технологии заключается в высокой степени отказоустойчивости, в том числе радиационной стойкости, и сниженном энергопотреблении по сравнению с методом мажоритарного резервирования [15]. 2. Отказоустойчивые элементы для технологических норм 180 нм Для внедрения технологии РТУ необходимо разработать библиотеку основных логических элементов. Разработка библиотеки логических элементов включает следующие основные этапы: 1) разработка функционального описания логических элементов; 2) разработка функциональных схем и характеризацию полученных элементов; 3) разработка топологических схем. Предлагаемая библиотека элементов содержит следующие основные логические элементы: 2И-НЕ, 2ИЛИ-НЕ, 2И-2И-ИЛИ-НЕ, 2И-ИЛИ-НЕ, 2ИЛИ-2ИЛИ-И-НЕ, 2ИЛИ-И-НЕ. Все элементы реализованы в отказоустойчивом исполнении. Корректность функционирования всех элементов была подтверждена с помощью моделирования в среде NI MultiSim 14.0, для этого использовались модели транзисторов P и N типов bsim v3.3 для технологии 180 нм. Библиотека элементов, представленных на рис. 2-4, была разработана для реализации цифровых устройств в соответствии с технологией проектирования базовых матричных кристаллов - БМК [16, 17]. а б Рис. 2. Отказоустойчивые логические элементы: а - 2ИЛИ-НЕ; б - 2И-НЕ а б Рис. 3. Отказоустойчивые логические элементы: а - 2И-ИЛИ-НЕ; б - 2И-2И-ИЛИ-НЕ а б Рис. 4. Отказоустойчивые логические элементы: а - 2ИЛИ-И-НЕ и б - 2ИЛИ-2ИЛИ-И-НЕ 3. Отказоустойчивые элементы на основе передающих транзисторов Для снижения числа избыточных транзисторов возможно использование так называемых «передающих» транзисторов [18-22]. Однако данные элементы не были включены в библиотеку, так как их невозможно реализовать в БМК-технологии. Но для полностью заказных микросхем они могут представлять большой интерес. В связи с этим указанные элементы будут описаны в расширении к предлагаемой библиотеке. Передающие транзисторы (англ. Pass transistor logic, PTL) используются для снижения количества транзисторов, необходимых для вычисления функции в КМОП-логике. Однако при этом существенно изменяются электрические свойства цепочек. Рассмотрим простой пример - реализацию функции «импликация-не» (рис. 5). Рис. 5. Реализация функции отрицания импликации в PTL Если вход B принимает значение логической единицы, то на выход F будет подключен источник питания GND или Vss. Если B принимает значение логического ноля, то на выход F будет подключена переменная A, и функция примет вид F = A. Рис. 6. Логический элемент 2XOR в PTL Применение PTL позволяет значительно упростить реализацию таких функций, как импликация, эквиваленция, симметрическая разность и их производные. Рассмотрим реализацию логического элемента 2XOR в PTL (рис. 6). При B, равном логическому нолю, значение функции зависит от значения переменной A, при B, равном логической единице, выход . Один из самых практически значимых результатов PTL был получен в полных сумматорах, которые в обычной КМОП-логике требуют 20 транзисторов, с помощью PTL ту же функцию можно вычислить с затратами всего в 10 транзисторов (рис. 7). Рис. 7. Полный сумматор на основе PTL Моделирование всех указанных схем показало следующие основные проблемы PTL, которые помимо изменения топологии препятствуют внедрению ЛЭ PTL в стандартных библиотеках [23-25]: 1. Падение напряжения между входом и выходом может достигать 40 %; 2. Снижение помехоустойчивости схемы составляет до 5 %; 3. Сопротивление P-МОП цепочки в первой паре должно быть выше, чем в других парах транзисторов. Это достаточно существенные проблемы, решение которых позволит значительно повысить показатели качества заказных микросхем с использованием PTL. Заключение Представленная библиотека, состоящая из 6 базовых отказоустойчивых ЛЭ и 4 перспективных ЛЭ на основе PTL, позволяет вести разработку цифровых устройств произвольной сложности. Моделирование подтвердило работоспособность всех элементов, однако элементы на основе PTL имеют серьезные проблемы с падением напряжения до 40 % и снижением помехоустойчивости на ~5 % при реализации их в составе устройства и должны использоваться с осторожностью. В то же время PTL-элементы позволяют реализовать те же функции с меньшим количеством транзисторов, что в целом повышает надежность, но не обеспечивает отказоустойчивость. В дальнейшем планируется разработать топологии всех элементов, что позволит повысить точность полученных моделей базовых отказоустойчивых ЛЭ.

About the authors

A. N Kamenskikh

Perm National Research Polytechnic University

References

Statistics

Views

Abstract - 62

PDF (Russian) - 25

Refbacks

• There are currently no refbacks.