Full Text

Введение. Вычисление логических функций, реализация конечных автоматов [1-3] являются одной из важнейших функций цифровых интегральных микросхем, в том числе программируемых логических интегральных схем (ПЛИС), например типа FPGA (Field-Programmable Gate Array) [4-8]. В них имеются так называемые конфигурируемые логические блоки (КЛБ), которые с помощью матриц локальных и глобальных коммутаций могут соединяться друг с другом и с внешними выводами ПЛИС. Настройка функций и связей КЛБ осуществляется с помощью конфигурационного файла. В настоящее время количество КЛБ достигает уже миллионов при общем количестве транзисторов в ПЛИС - несколько миллиардов. В КЛБ логические функции реализуются генераторами функций, которые заданы в совершенной дизъюнктивной нормальной форме (СДНФ), в англоязычных источниках они получили название LUT (Look upTable) [5, 6]. Причём каждый LUT реализует только одну функцию для данной настройки, как правило, 4 переменных. Имеются также ПЛИС CPLD (Complex Programmable Logic Device), в которых логические функции вычисляются в дизъюнктивной нормальной форме - ДНФ [9, 10]. В настоящее время разработаны так называемые адаптивные логические модули (АЛМ), в которых реализуются логические функции 6, 7 и даже 8 переменных [11, 10]. Ведутся исследования по созданию гибридных ПЛИС, сочетающих положительные особенности FPGA и CPLD. На кафедре «Автоматика и телемеханика» ПНИПУ в рамках договора о научно-техническом партнёрстве с ФИЦ ИПИ РАН, ИПУ РАН проводятся исследования в области создания инновационных элементов для отказо-, сбое- и радиационно-устойчивой аппаратуры критического применения, в том числе и так называемой самосинхронной и энергоэффективной [12, 13]. По этому направлению в период 2011-2017 гг. защищены кандидатские диссертации по научной специальности 05.13.05 А.В. Грековым, О.А. Громовым, А.Ю. Городиловым, А.Н. Каменских. Результаты исследований использованы в международном проекте Евросоюза TEMPUS-GreenCo (Green Computing and Commonication, официальный номер проекта 530270-TEMPUS-1-2012-1-UK- TEMPUS-JPCR). За счёт средств проекта на кафедре оборудована компьютерами и оргтехникой аудитория 312А. Разработанные элементы включены в библиотеку элементов ТЦ МИЭТ. В статье описываются новые результаты разработки, моделирования и оптимизации вновь предложенных инновационных элементов. 1. Моделирование элемента DC LUT. Предложенный элемент DC LUT позволяет реализовать систему логических функций в СДНФ [14-17]. Моделирование осуществляется в системе схемотехнического моделирования NI Multisim 10 firm National Instruments Electronics Workbench Group [18]. На рис. 1 представлена модель 1-LUT с инверторами по входам, выходам и переменным (реализует функции одной переменной). Модель предлагаемого 2DC-LUT изображена на рис. 2. Рис. 1. Модель 1-LUT Рис. 2. Модель 2DC-LUT Динамическое моделирование с помощью генератора входных наборов, например, для функции сложения по модулю два (исключающее ИЛИ) подтверждает работоспособность DC-LUT (рис. 3). Рис. 3. Осциллограмма работы 2DC-LUT для функции сложения по модулю два (исключающее ИЛИ) DC-LUT обеспечивает возможность формирования значений конституент логической функции в СДНФ, что позволяет при использовании дополнительных блоков дизъюнкций реализовывать в КЛБ системы логических функций. Например, часто необходимы функции суммы и переноса, зависящие от одних и тех же 3 переменных. Как показывают исследования, такой подход позволяет снизить сложность реализации систем функций (и повысить вероятность безотказной работы) при незначительном увеличении временной задержки. На основе DC-LUT предложен адаптивный элемент АDC-LUT, который в зависимости от настройки может выполнять роль LUT или DC-LUT, что повышает функциональность и гибкость КЛБ. Модель ADC LUT на одну переменную представлена на рис. 4. 2. Мажоритирование LUT. С целью создания отказо-, сбое- и радиационно-устойчивой аппаратуры применяют структурное резервирование, например, троирование с элементом голосования по большинству - мажоритирование [19, 20]. Модель мажоритарного элемента МЭ (элемента голосования по большинству, выбора 2 из 3) изображена на рис. 5. Рис. 4. ADC LUT на одну переменную, КЯ-конфигурационная ячейка Рис. 5. Модель мажоритарного элемента МЭ Модель троированного 1-LUT с МЭ изображена на рис. 6. Анализ результатов моделирования показал работоспособность схемы троированного 1-LUT с МЭ. Рис. 6. Модель троированного 1-LUT с МЭ 3. Отказоустойчивый 1-LUT на основе толерантных транзисторных структур. Для создания инновационного отказо-, сбое- и радиационно-устойчивого LUT предлагается использовать так называемые толерантные транзисторные структуры - ТТС [21, 22]. Например, толерантный КМОП-инвертор, в котором применено расчетверение транзисторов (рис. 7). Рис. 7. Модель толерантного инвертора Моделирование отказоустойчивого дерева 1-LUT изображено на рис. 8. Рис. 8. Модель дерева LUT с резервированием транзисторов Модель предлагаемого 1-LUT с использованием ТТС изображена на рис. 9. Рис. 9. Модель 1-LUT-ТТС с резервированием транзисторов Выполнено также моделирование LUT, в котором одновременно вычисляются две функции DLUT, а также схемы с предлагаемой ДНФ- реализацией [23, 24]. При создании многоразрядных LUT, а также при выполнении резервирования необходимо учитывать ограничения Мида-Конвей на число последовательно соединенных МОП передающих (ключевых) транзисторов [25]. 4. Результаты моделирования и оптимизации. Проведен эксперимент по оценке энергопотребления, задержки различных вариантов логических элементов. На рис. 10 представлены результаты сравнения энергопотребления троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х) для одной из доступных моделей транзисторов. Рис. 10. Результаты сравнения троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х) На рис. 11 представлены результаты сравнения задержки троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х). Рис. 11. Результаты сравнения задержки троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х) Оптимизация выполнялась модифицированным венгерским методом с последующим построением Парето-оптимальных вариантов по сложности (вероятности безотказной работы), энергопотреблению и задержке. Результаты оптимизации по вероятности безотказной работы представлены на рис. 12. Рис. 12. Оптимизация КЛБ на наборах LUT, DСLUT, ДНФ, DLUT в зависимости от числа переменных n, количества функций m, и параметра декомпозиции k с целью соблюдения ограничений Мида-Конвей Выводы. Таким образом, моделирование подтверждает работоспособность предложенных инновационных логических элементов ПЛИС. LUT-ТТС обладает меньшими, чем троированный LUT, показателями динамического энергопотребления при значительно большей надёжности, при этом задержка увеличивается незначительно. Оптимизация позволяет сделать вывод о предпочтительности DСLUT при большом числе функций и среднем числе переменных. При большом числе переменных целесообразно использовать ДНФ-реализации. Оценка результатов моделирования и оптимизации доказывает высокую эффективность применения разработанных элементов ПЛИС в высоконадёжных и специальных приложениях, например, в авионике, в космической и другой аппаратуре, что может внести определённый вклад в дело импортозамещения электронной компонентной базы.

About the authors

R. V Vikhorev

Perm National Research Polytechnic University

A. S Prokhorov

Perm National Research Polytechnic University; Public joint stock “Perm scientific industrial instrument-making company”

S. F Tyurin

Perm National Research Polytechnic University; JSC “ER-Telecom Holding”; Perm State National Research University

A. S Nikitiin

Perm National Research Polytechnic University

References

Statistics

Views

Abstract - 21

PDF (Russian) - 8

Refbacks

• There are currently no refbacks.