Full Text

Введение. В настоящее время для реализации цифровых элементов и устройств вычислительной техники, а также систем управления широко используются программируемые логические интегральные схемы (ПЛИС). Большинство ПЛИС типа FPGA (Field-programmable gate array) основано на так называемых Look-Up Tables (LUTs), или таблицах истинности [1-7]. Однако существующие LUTs реализуют только одну логическую функцию, заданную в СДНФ, и не ориентированы на системную реализацию, так как для реализации систем из m функций потребуется m логических элементов, что, в свою очередь, ведет к значительным аппаратным затратам. В связи с этим предлагаются усовершенствованные методы реализации систем логических функций в СДНФ, а также в ДНФ, которые позволят получить существенный выигрыш в аппаратных затратах. Усовершенствованный метод реализации в FPGA систем логических функций, заданных в СДНФ. Как было изложено, логические элементы (ЛЭ) ПЛИС типа FPGA базируются на LUTs, которые реализованы на мультиплексоре, представляющем из себя дерево передающих транзисторов [16]. Подавая на входы данных настраивающие константы, мы можем реализовать любые логические функции. Логическая функция, которую реализует простейший 1-LUT, выглядит следующим образом: (1) В дереве передающих транзисторов, реализующих (1), в зависимости от сигнала х на входе инвертора функции сигналы всегда ортогональны, т.е. со входов настройки всегда подаётся либо 0, либо 1, и нет ситуации, когда оба передающих транзистора по х и не х не активированы. Ранее предлагалось выполнить реверс (1) для дешифрации входного набора с обеспечением ортогональности по каждой переменной в каждой ветви дерева [8]: (2) Для программирования значений m логических функций предлагается: (3) где h - настройка вхождения конституент i в данную функцию из m функций системы. Элементарный DC LUT на одну переменную (1- DC LUT) получается путём передачи сигнала в элементарном 1- LUT в другом направлении [9-16], получаем дешифратор (DC). Логическая функция, которую реализует DC LUT, можно записать следующим образом: (4) Усовершенствованный метод реализации в FPGA систем логических функций, заданных в ДНФ. Для реализации функций большого числа переменных предлагается программирование не в СДНФ, а в ДНФ. Предлагаемый новый ДНФ-LUT представляет собой конфигурируемую пользователем структуру, аналогичную программируемой логической матрице ПЛМ, для программирования которой необходим специальный программатор [17-23]. Конфигурирование ДНФ-LUT предполагается таким же, как и в обычном LUT, путём загрузки оперативной памяти ОЗУ (SRAM). На рис. 1 представлена структура ДНФ-LUT. Таким образом, вместо загрузки значений таблицы истинности программируются лишь значения конъюнкций длиной n, где n - число переменных m логических функций. Вхождение k конъюнкций в m функций также программируется настройкой функций. По заданному входному набору (вектору) n переменных блоки конъюнкций вычисляют значения k конъюнкций, которые далее формируют «по ИЛИ» значения m логических функций. Рис. 1. Логический элемент ДНФ-LUT Рассмотрим программирование одной i-й переменной. Предлагается выражение: (5) В выражении (9) , - настройка вхождения i-й переменной из n переменных в j-ю конъюнкцию системы из m функций; - входная константа, которая должна формироваться при «правильном» значении переменной либо её несущественности; - признак того, что заданная переменная имеет «неправильное» значение. Этот признак передаётся дальше, он участвует в формировании значения конъюнкции. Суть в том, что в случае несущественности переменной значение выражения (5) было эквивалентно значению выражения при правильном заданном значении переменной, т.е. если переменная существенна и должна быть равна 1 (без инверсии), при переменная существенна и должна быть равна 0 (с инверсией), при переменная не существенна. Значения запрещены. Рассмотрим пример. Пусть i-я переменная должна быть 1. Настройка для этого случая приведена в табл. 1. Таблица 1 Задание значения 1 для i-й переменной 1 0 1 0 1 0 1 1 0 1 0 0 1 0 Рассмотрим подробно. Пусть заданная переменная равна 1: (6) Пусть заданная переменная равна 0: (7) Пусть i-я переменная должна быть 0. Настройка для этого случая приведена в табл. 2: Таблица 2 Задание значения 0 для i-й переменной 0 1 1 0 0 1 1 0 1 1 0 1 0 0 Рассмотрим подробно. Пусть заданная переменная равна 0: (8) Пусть заданная переменная равна 1: (9) Если заданная переменная несущественна (табл. 3). Таблица 3 Задание несущественной i-й переменной 1 1 1 0 1 0 1 1 1 1 0 0 1 1 Пусть заданная несущественная переменная равна 1: (10) Пусть заданная несущественная переменная равна 0: (11) Выражения (5) для всех переменных данной конъюнкции могут быть объединены последовательно: (12) Причём din = 1 (5) для старшей переменной и передаёт логическую единицу, которая транслируется на выход всей цепочки. При параллельной реализации для всей заданной конъюнкции: (13) В первом случае (6) конъюнкция «набирается», т.е. активируется соответствующая цепочка, если все переменные «правильные» - либо несущественны, либо равны заданному значению, т.е. значение сигнала на её выходе равно логической единице. Если хотя бы одна переменная «неправильная», цепочка не активируется, т.е. значение сигнала на её выходе равно логическому нулю. Разрыв цепочки недопустим. Во втором случае конъюнкция не активируется, если хотя бы она параллельная цепочка «неправильная». Выражения (8) или (9) описывают условия активирования соответствующей j-й конъюнкции системы из m функций. Для программирования значений m логических функций в ДНФ-LUT: (14) Таким образом, конфигурирование осуществляется не по 2n наборам функций n переменных, а более компактно в случае, если количество конъюнкций в системе функций гораздо меньше 2n. Выводы. Модификация метода реализации систем логических функций в ДНФ на базе ПЛМ заключается в том, что выполнена адаптация к уровню передающих транзисторов, используемых в LUT, и применено оригинальное кодирование конъюнкций ДНФ, обеспечивающее формирование значения конъюнкции. Предлагаемое техническое решение ДНФ-LUT защищено патентом РФ. Целесообразно выполнить моделирование и получить оценки сложности для последующей оптимизации.

About the authors

R. V Vikhorev

Perm scientific industrial instrument-making company

S. F Tyurin

Perm National Research Polytechnic University

References

Statistics

Views

Abstract - 14

PDF (Russian) - 6

Refbacks

• There are currently no refbacks.