Full Text

Введение. Самосинхронные схемы, предложенные еще в конце 50-х годов Д.Е. Маллером [1], до начала XXI века в основном представляли исключительно академический интерес, но с развитием технологий стало очевидно, что такие традиционные методы проектирования, как использование внешних тактовых сигналов, из-за своих недостатков не позволяют использовать весь потенциал новых технологий. При поиске решений проблемы синхронизации были вновь подняты работы, лежащие в основе самосинхронного подхода [2, 3], и при реализации их идей в конкретных функционально сложных устройствах оказалось, что предполагаемые преимущества самосинхронных устройств подтверждаются, причем в количественных показателях, превышающих ожидания. Таким образом, самосинхронный подход вышел из рамок исключительно академического решения и стал реально применяемым на практике. В работах Варшавского [4] и многих его последователей [5, 6] говорится о 100 % самопроверяемости самосинхронных схем относительно однократных константных отказов выходов. Модель однократных константных отказов выходов использовалась ранее при проектировании на достаточно простых элементах, в которых отказы транзисторов действительно приводили к замыканию выхода на одну из констант. В современной микроэлектронике используются в основном достаточно сложные логические элементы [7], особенно в самосинхронных системах управления [8], где сложность элемента имеет решающее значение из-за задержек, вносимых индикаторами элементов. Поэтому целесообразно исследовать свойство самопроверяемости с точки зрения современных моделей и методов анализа. 1. Модель константных неисправностей входов. До сих пор все вопросы диагностики и отказоустойчивости рассматривались в самосинхронных схемах исключительно с точки зрения константных отказов выходов. Эта модель достаточно широко распространена, однако уже устарела [9]. Современная элементная база содержит большое число сложных элементов, отказы в которых не приводят к залипанию выхода устройства на какую-либо константу, но при этом искажают реализуемую устройством логическую функцию. Рассмотрим несколько типовых отказов транзисторов на примере ФПТ-элемента (функционально-полного толерантного элемента) [10] (рис. 1). Рис. 1. Функционально-полный толерантный элемент Первый тип отказов - это короткие замыкания или пробои связи сток-исток, моделируется подключением резистора параллельно отказавшему транзистору. Так, при отказе транзистора 1.1 для подключения питания на выход 4 будет достаточно логического нуля на входе 3.2, таким образом, происходит редукция переключательной функции. В модели константных неисправностей входов эквивалентно подключению на затвор соответствующей пары транзисторов константы в зависимости от того, какой транзистор P-типа или N-типа отказал, это может быть константа 0 или константа 1 соответственно. Второй тип отказов - это обрыв связи сток-исток или обрыв затвора. Моделируется удалением связи соединяющей сток транзистора 1.1 и другие элементы схемы, при таком отказе невозможно поступление питания на исток транзистора 1.3, таким образом, также происходит редукция переключательной функции. В модели константных неисправностей входов эквивалентно подключению на затвор соответствующей пары транзисторов константы в зависимости от того, какой транзистор P-типа или N-типа отказал, это может быть константа 1 или константа 0 соответственно. Третий тип отказов - это обрывы и пробои связей, которые сводятся к отказам первого и второго типов. Разница между моделями константных неисправностей входов и выходов заключается в том, что первая учитывает сложную природу современных КМОП микросхем и полнее описывает возникающие в них неисправности и их возможные комбинации. Именно поэтому все работы в области диагностики самосинхронных схем требуют дополнительного изучения с точки зрения современных моделей неисправностей. В первую очередь необходимо проверить тезис о 100%-ной самопроверяемости самосинхронных схем, для чего в подразделе 2 настоящей статьи описывается предлагаемая методика анализа логических функций. Работу самосинхронной схемы можно описать композицией четырех устойчивых состояний. Служебное состояние - спейсер, два состояния данных - DATA1, DATA0 и запрещенное состояние - анти-спейсер, достижимое в самосинхронной схеме только вследствие отказов-сбоев (рис. 2). Рис. 2. Диаграмма работы самосинхронного устройства без отказов При правильной работе устройство переходит только между состояниями данных и спейсера, а при возникновении неисправностей состояния данных могут стать переходными состояниями между спейсером и антиспейсером. Также возможно наличие петель для состояния Data0, Data1 или Null (рис. 3). Рис. 3. Диаграмма работы самосинхронного устройства с отказами Необходимо выяснить, относительно каких переходов самосинхронные схемы являются самопроверямыми, а в каких случаях нет. Ранее уже было доказано, что возникновение петель будет обнаружено в одном из циклов работы [2]. Докажем возможность перехода устройства в состояние ANull из состояний Data и невозможность возникновения петель для этого состояния. Невозможность перехода Null-ANull очевидна, ведь для этого потребуется одномоментное переключение сразу двух разрядов. Для этой задачи используем функциональный метод анализа самосинхронных схем [11]. 2. Анализ самосинхронных схем на наличие запрещенных состояний. В качестве задачи для анализа ставится нахождение наборов с нарушениями самосинхронности, возникающими вследствие внутренних отказов транзисторов или связей и описываемыми моделью константных неисправностей входов. В самосинхронной схемотехнике используется одно из двух служебных состояний, называемое спейсером, второе состояние автоматически запрещается. Следовательно, мы можем использовать либо полностью нулевой спейсер, либо полностью единичный, но не оба сразу. Тогда для обнаружения возможных нарушений самосинхронности предлагается использовать анализ логических функций. Пусть у нас имеются функция F1(a1,a2,a3,an) и двойственная ей функция F2(b1,b2,b3,bn), такие, что в фазе гашения, когда a1 = a2 = an = b1 = = b2 = bn, то F1 = F2, а в рабочей фазе a1 = 1 - b1, a2 = 1 - b2, an = 1 - bn и F1 = 1 - F2. Тогда вследствие отказа возникает новая функция F’, отличающаяся от исходной наличием констант F1(0,a2,1,an). Для того чтобы определить достижимость запрещенного состояния, необходимо вычислить инверсию дизъюнкции (конъюнкции) двойственной функции и функции, полученной в результате подстановки констант. Рассмотрим анализ на самосинхронность схем с отказами на примере СС ФПТ-элемента. ; Вычислив то же самое для x1 = 1, получим уравнение истинное на трех наборах 1, 2, 3 и запрещенное на всех остальных. Это значит, что на этих наборах в рабочей фазе вследствие отказов (сбоев) будут возникать гонки сигналов, а также появится запрещенный полностью нулевой набор, который не фиксируется встроенными средствами контроля самосинхронных схем. Таким образом, опровергается 100%-ная самопроверяемость самосинхронных схем. Когда мы находим инверсию дизъюнкции двойственных функций, то мы определяем, возможно ли попадание в запрещенное состояние (00) при спейсере на выходах (11), т.е. могут ли они одновременно равняться нулю. Если при соблюдении условия двойственности входов функции не могут принимать одновременно нулевые значения, то их дизъюнкция будет равна логическому нулю на всех возможных наборах, в противном же случае полученное уравнение укажет нам на наборы с ошибкой. Когда мы находим инверсию конъюнкции двойственных функций, то мы определяем возможность попадания в запрещенное состояние (11) при спейсере на выходах (00), т.е. могут ли функции одновременно равняться единице. Если при соблюдении условия двойственности входов функции не могут принимать одновременно единичные значения, то их дизъюнкция будет равна логическому нулю на всех возможных наборах, в противном же случае полученное уравнение укажет нам на наборы с ошибкой. Такой тип анализа позволяет нам выявлять неисправности, которые могут потенциально нести угрозу самосинхронным схемам, если же их нет, то можно говорить о том, что все неисправности будут обнаружены. Выводы. Математически доказано, что контроль завершения переходного процесса в строгосамосинхронных схемах не позволяет обнаружить все потенциально опасные неисправности. Предложена методика анализа, позволяющая быстро выявить, для каких неисправностей и при каких условиях самосинхронные схемы не являются самопроверяемыми, что может быть использовано при диагностике самосинхронных схем. Построение новых моделей и методов анализа отказоустойчивых самосинхронных схем имеет большое значение для развития всей самосинхронной схемотехники. В перспективе за счет усложнения индикаторной подсхемы самосинхронного устройства возможно достичь 100%-ной самопроверяемости. Для проектирования высоконадежных устройств самосинхронные схемы являются одним из самых перспективных решений [12] за счет таких своих свойств, как широкий диапазон работоспособности, самопроверяемость, слабая подверженность влиянию внешних воздействий на работу устройства.

About the authors

A. N Kamenskih

Perm National Research Polytechnic University

Email: kamenskikh.anton@gmail.com

References

Statistics

Views

Abstract - 16

PDF (Russian) - 6

Refbacks

• There are currently no refbacks.