Full Text

Введение. В настоящее время наиболее широко применяются синхронная схемотехника, период тактовой частоты, в которой превышает длительность переходных процессов в самом худшем случае. Асинхронные схемы избавлены от этого недостатка, но их проектирование требует тщательного учёта всех возможных вариантов состязаний или гонок сигналов, цепей и элементов памяти. Самосинхронные схемы (ССС) являются третьим схемотехническим вариантом и сами формируют сигналы завершения переходного процесса. ССС впервые предложены в работах Д. Маллера в конце 50-х гг. ХХ в. [1]. Элементная база тех лет не обеспечивала в полной мере реализацию принципов, сформулированных Маллером, хотя предположение о приведённых задержках соответствовало действительности. На фоне активного развития ИМС малой, средней и начинающей уже развиваться большой степени интеграции в СССР в Ленинграде сформировалась группа энтузиастов под руководством В.И. Варшавского [2, 3], активно работавших на поприще ССС до 90-х гг. В постсоветский период направление ССС продолжает развиваться благодаря трудам его бывших учеников и последователей, например А. Яковлева [4], работающего теперь в университете Нью-Касла (Великобритания). В РФ активно работает научно-исследовательская группа специалистов Института проблем информатики РАН, возглавляемая Ю. Степченковым, разработавших и продолжающих совершенствовать библиотеку самосинхронных элементов [5]. Примеров коммерческого использования самосинхронной технологии немного, но они есть [6]. Развитие направления ССС, по оценкам специалистов, может внести вклад в создание отечественной электронной компонентной базы. Большие надежды в этом плане возлагаются на базовые матричные кристаллы [7-8]. В некоторых важных областях применения весьма востребованы надёжные, отказоустойчивые цифровые устройства, особенно радиационно-стойкие [9-11]. Вопросы надёжности самосинхронных схем по большей части рассматриваются в ракурсе активной отказоустойчивости [5]. Для аппаратуры, работающей на относительно небольшом временном участке, необходима пассивная отказоустойчивость [12-18]. Однако исследования в области пассивно-отказоустойчивых ССС освещены в литературе недостаточно. В статье предлагается формальная система для комбинированного резервирования ССС, обеспечивающего пассивную отказоустойчивость. 2. Обеспечение пассивной k-отказоустойчивости инвертора. Пусть допустимое число транзисторов в последовательной цепочке q = 4 [19], число парируемых отказов k = 1, заданное максимальное число транзисторов в последовательной цепочке схемы d <= q/k+1. Возьмём d=1, т.е. инвертор для некоторой i-й переменной: (1) где - подсхема подключения источника питания Vcc через транзистор р-проводимости - подсхема подключения шины «Ноль вольт» (Ground) через транзистор n-проводимости . Схему (1) можно описать выражением-цепочкой: (2) где * - символ конкатенации верхней (подключения источника питания Vcc) и нижней (двойственной) частей схемы, точка подключения выходного контакта-выхода реализуемой логической функции F. Тогда получим правило k-толерантного инвертора [17-18]: (3) где Х - нетерминальные символы, х - терминальные символы для i-й переменной, отказ в любом из четырёх экземпляров которой в каждом из двух выражений не приведёт к отказу схемы. Эквивалентные с точки зрения отказоустойчивости выражения-правила: (4) (5) (6) Получаем толерантный инвертор k = 1. Аналогично можно предложить правила для толерантного инвертора k = 2: (7) или (8) Также возможны и другие варианты, сочетающие ДНФ и КНФ представление k-толерантной функции, которую обозначим T(k). Толерантный инвертор для ДНФ при k = 3: (9) Толерантный инвертор k = 4 при заданном условии q = 4 нереализуем, поскольку 4/4 + 1< (d = 1). Таким образом, обобщая, получим правило 1: (10) 3. Обеспечение пассивной k-отказоустойчивости на основе базисных элементов 2И-НЕ, 2ИЛИ-НЕ. Очевидно, что выражение (10) не обеспечивает при расчетверении (термин классификатора изобретений) переменных функциональной полноты, требуемой для реализации любой логической функции от любого числа переменных. Поэтому получим выражения для k = 1 толерантного элемента 2И-НЕ по i-й и j-й переменным: (11) Для k = 1 толерантного элемента 2ИЛИ-НЕ по i-й и j-й переменным: (12) В дальнейшем конъюнкцию или точку, как правило, указывать не будем. Тогда путём суперпозиции S (11) и/или (12) известными методами (например, с использованием двойной инверсии) можно получить любую заданную толерантную логическую функцию G от некоторого заданного множества переменных М и дополнительных (промежуточных) переменных Р: (13) (14) Выражения (13),(14) не учитывают возможность комбинирования базисов. Если указать аксиому, например, или , то задача заключается в построении дерева реализации G путём правил суперпозиции S с последующим применением правил (11) (12) для корня и каждого узла дерева. Например, для заданной ДНФ: (15) Но общее отрицание не соответствует структуре формальной системы, поэтому сформируем правило: (16) где точки i, j позволяют получить структуру типа «дерево». Выражение (16) учитывает случаи Поставим задачу получения необходимой отказоустойчивой суперпозиции S по уже заданной КМДП-схеме. 4. Обеспечение пассивной k-отказоустойчивости при . В библиотеке ССС элементов имеется мажоритарный элемент (элемент, реализующий функцию бинарного переноса от A, B, C) с парафазным выходом при наличии парафазных входов A, NA, B, NB, C, NC переменных [5] (рис. 1). Рис. 1. Реализация функции бинарного переноса - мажоритарной функции Элемент (см. рис. 1) реализует две функции: (17) (18) Здесь (17), (18) представляют собой скобочную форму СкоФ логической функции, и соответствующая КМДП-схема может быть обобщённо, описывая последовательно-параллельное соединение, представлена в виде (19) где - признак операции - конъюнкции (последовательное соединение) или двойственный признак дизъюнкции (параллельное соединение), в частности, двойственная (правая) часть (19) может быть эквивалентна левой части для самодвойственной функции, каковой являются (17), (18). Для применения k-резервирования в выражении (19) должно соблюдаться условие максимальной длины конъюнкций . В нашем случае при заданном условии q = 4 это так: . Тогда получаем: (20) (21) На рис. 2 изображена схема для функции Р. Рис. 2. Резервированная реализация функции бинарного переноса - мажоритарной функции Р Таким образом, при для каждой переменной (19) применяется терминальное правило (10). 5. Обеспечение пассивной k-отказоустойчивости при . Рассмотрим пример. Задана функция: (22) Несмотря на то, что в (22) все конъюнкции длиной 2, но функция не самодвойственна, поэтому схема представляется в виде: (23) и в нижней части имеется последовательное соединение трёх транзисторов, что недопустимо для k-резервирования при q = 4. Предложим правило отделения : (24) Символ без верхнего обозначения - выход структуры, допускающей резервирование. В этом случае как бы происходит «отделение» одной допустимой ветви, например (рис. 4), . Аналогичные преобразования могут быть предложены для последовательного соединения трёх переменных: (25) Для четырёх переменных: (26) Правила отделения для параллельного соединения двойственны правилам последовательного соединения и выглядят следующим образом: (27) (28) Самое сложное правило отделения для последовательно-параллельного соединения представляют собой композицию (25)-(28) и для ДНФ имеют вид: (29) 6. Обеспечение пассивной k-отказоустойчивости для ортогонально-мостиковых схем. В библиотеке ССС-элементов имеется полный сумматор (элемент, реализующий бинарную сумму от A, B, C) с парафазным выходом при наличии парафазных входов A, NA, B, NB, C, NC переменных [5] (рис. 3). Рис. 3. Транзисторная реализация парафазного полного сумматора Такая схема может быть описана выражением: (30) где стрелки обозначают «мостики». Но такие «мостики» можно делать только для ортогональных конъюнкций. Всегда активируется один путь, за исключением ситуации спейсера. Видим, что при резервировании транзисторов (см. рис. 3) получатся цепочки из 6 транзисторов подряд, что недопустимо [19]. Поэтому выполним декомпозицию с использованием суммы не более двух слагаемых (рис. 4). Получим правило: (31) Рис. 4. Транзисторная реализация парафазной суммы не более двух слагаемых Выводы. Таким образом, в случаях соблюдения ограничения Мида и Конвей выполняется непосредственное резервирование транзисторных структур основной и двойственной частей комбинационной ССС либо элементов памяти. В случае несоблюдения ограничения Мида и Конвей выполняется получение требуемой структуры с помощью предложенной формальной системы, но её результаты должны быть корректны с точки зрения полумодулярности [5], т.е. проходят проверку системой ТРАНАЛ (БТРАН) [5]. Иначе необходимо выполнить расчетверение элемента с использование функционально-полного толерантного элемента (ФПТЭ) [17-18] на выходе полученной структуры. Необходимо учитывать тот факт, что ФПТЭ инвертирует сигнал. Обеспечение отказоустойчивости гистерезисных триггеров (Г-триггеров) выполняется путём каскадирования отказоустойчивых Г-триггеров на 2 входа. Предложенная формальная система позволяет проектировать пассивно отказоустойчивые ССС на основании схем существующих элементов с целью использования в высоконадёжных областях применения [11], в том числе в специальной аппаратуре.

About the authors

S. F Tyurin

Perm National Research Polytechnic University

Email: tyurinsergfeo@yandex.ru

A. N Kamenskih

Perm National Research Polytechnic University

Email: kamenskikh.anton@gmail.com

References

Statistics

Views

Abstract - 46

PDF (Russian) - 20

Refbacks

• There are currently no refbacks.