РЕЗЕРВИРОВАННЫЙ МАЖОРИТАРНЫЙ ЭЛЕМЕНТ
- Авторы: Тюрин С.Ф1,2
- Учреждения:
- Пермский национальный исследовательский политехнический университет
- Пермский государственный национальный исследовательский университет
- Выпуск: № 27 (2018)
- Страницы: 139-152
- Раздел: Статьи
- URL: https://ered.pstu.ru/index.php/elinf/article/view/2584
- DOI: https://doi.org/10.15593/.v0i27.2584
- Цитировать
Аннотация
Введение избыточности - один из самых эффективных методов обеспечения надёжности, отказоустойчивости, сбоеустойчивости. Активная отказо- и сбоеустойчивость предполагает наличие устройства голосования по большинству голосов. В случае троирования это устройство называют мажоритарным элементом. Отказ (сбой) в одном из трёх каналов парируется или маскируется (т.е. «не замечается») системой, при этом необходимы три источника питания. Для парирования отказов в самом мажоритарном элементе, вычисляющем логическую функцию голосования по большинству единиц, используются три мажоритара, выдающих информацию в следующие три канала. Если же это конечное устройство, например, формирующее управляющее воздействие на исполнительные механизмы, имеющие только один контур управления, то приходится использовать один мажоритар. Поэтому к отказо- и сбоеустойчивости мажоритарных органов предъявляются особые требования. Предполагается, что его вероятность безотказной (бессбойной) работы намного выше вероятности безотказной (бессбойной) работы канала аппаратуры. Иногда вероятность безотказной (бессбойной) работы мажоритара приравнивают к единице, что, конечно, является преувеличением. В качестве мажоритара часто используют КМОП-схему, содержащую 12 транзисторов. При этом 6 транзисторов реализуют подсхему подключения «+» источника питания и 6 транзисторов реализуют подсхему подключения шины «ноль вольт», поскольку сложность соответствующей скобочной формы логической функции равна 5 и 2 транзистора - это инвертор. Уменьшение сложности мажоритара возможно только путем использования схемы на передающих транзисторах. В статье исследуется имеющаяся в литературе схема мажоритара на 6 передающих транзисторах (pass transistors). Цель работы - анализ и моделирование схемы мажоритара на 6 передающих транзисторах, разработка и оценка эффективности резервированной схемы.
Ключевые слова
Полный текст
Введение. Мажоритарная функция - это то же самое, что и функция переноса полного сумматора [1, 2], её ещё называют функцией голосования «2 из 3» (табл. 1). Таблица 1 Функция голосования «2 из 3» Соответствующая табл. 1 минимизированная логическая функция имеет вид: (1) Упрощённая структурная схема надёжности троированной системы (Triple Module Redundancy) [3-6], состоящей из каналов А, В, С (А = В = С) и мажоритарного элемента изображена на рис. 1. Мажоритарный элемент Рис. 1. Упрощённая структурная схема надёжности троированной системы На самом деле отказ или сбой в одном и только одном из 3 идентичных однобитных каналов А, В, С (в том числе и отказ соответствующего блока питания канала) не приведёт к отказу всей троированной системы, например: (2) Однако при отказе в двух каналах, например А и В, возникает отказ всей системы: (3) Выражения (2) и (3) предполагают отсутствие отказов (сбоев) в самом мажоритарном элементе (мажоритаре). Иначе ставят три мажоритарных элемента (рис. 2). Рис. 2. Упрощённая структурная схема надёжности троированной системы с тремя мажоритарами Такая схема (см. рис. 2) парирует отказ (сбой) одного из каналов и (или) одного мажоритарного элемента. В связи с этим вызывают интерес анализ схемы мажоритарного элемента и оценка его надёжности, а также вопросы её повышения. КМОП-схема мажоритарного элемента. Для реализации мажоритарного элемента с инверсией на КМОП-транзисторах выражение (1) может быть использовано для подключения шины «Ноль вольт» подсхемой из транзисторов n проводимости. Причём преобразование к скобочной форме позволяет сэкономить один транзистор: (4) Выражение (4) имеет сложность 5 против выражения (1), имеющего сложность 6. Для подключения шины «+» источника питания подсхемой из транзисторов p проводимости используется двойственная функция - инверсия выражения (1): (5) Видим, что структура выражения (5) повторяет структуру выражения (4), что связано с самодвойственностью мажоритарной функции. Действительно, в табл. 1 значения функции на ортогональных наборах инверсны. КМОП-схема мажоритарного элемента (мажоритара) с инверсией изображена на рис. 3. Рис. 3. КМОП-схема мажоритарного элемента с инверсией С учётом необходимости дополнительного инвертора получаем сложность 10 + 2 = 12 транзисторов. Заметим, что отказ даже одного любого транзистора в схеме на рис. 3 приводит к отказу всей троированной системы. Схема мажоритарного элемента с использованием передающих транзисторов. Схема реализации функции переноса полного сумматора [7-12] на основе 6 передающих транзисторов [7], которая может быть использована как мажоритарный элемент, изображена на рис. 4. Получим промежуточную функцию Z [7]: (6) Рис. 4. Мажоритар на передающих транзисторах Это NXOR - инверсия исключающего ИЛИ двух переменных А, В. В (6) нужны обе конъюнкции , ибо в схеме на рис. 4 в точке Z потенциал обеспечивается как сигналом А, так и сигналом В. В таком случае получаем: (7) Выражения (6), (7) описываются табл. 2. Таблица 2 Значения выражений (6),(7) Моделирование в системе схемотехнического моделирования NI Multisim 10 фирмы National Instruments Electronics Workbench Group [13] подтверждает правильность функционирования мажоритара (рис. 5-8). Рис. 5. Моделирование шеститранзисторной схемы мажоритара на наборе 111 Рис. 6. Моделирование шеститранзисторной схемы мажоритара на наборе 101 Рис. 7. Моделирование шеститранзисторной схемы мажоритара на наборе 100 Рис. 8. Моделирование шеститранзисторной схемы мажоритара на наборе 000 Моделирование на остальных наборах также подтверждает правильность работы схемы. Резервированный мажоритарный элемент с использованием передающих транзисторов. Детальная структурная схема надёжности трёхканальной системы показывает, что отказ наступает в случае отказа только в одном канале (рис. 9). Мажоритарный элемент Рис. 9. Детальная структурная схема надёжности троированной системы Для распределения Вейбулла [14] вероятность безотказной работы одного канала, например А, выражается формулой: (8) где l - интенсивность отказов (размерность 1/ч), t - время в часах, a - коэффициент Вейбулла, 1 < a < 2. Интенсивность отказов можно оценивать по количеству транзисторов. Если в канале n транзисторов, то получим nl. С учётом сложности мажоритара получаем вероятность безотказной работы для структуры, изображённой на рис. 9: (9) Детальная структурная схема надёжности трёхканальной системы с тремя мажоритарами изображена на рис. 10. Рис. 10. Детальная структурная схема надёжности троированной системы с тремя мажоритарами Поэтому получаем с учётом КМОП-мажоритара: (10) Предлагаемое резервирование мажоритара описывает детальная структурная схема надёжности, изображенная на рис. 11. Рис. 11. Детальная структурная схема надёжности троированной системы с тремя мажоритарами а б Рис. 12. Графики изменения вероятности безотказной (бессбойной) работы мажоритара без резервирования , вероятности безотказной (бессбойной) работы шеститранзисторного мажоритара P(t), троированного мажоритара P3 и резервированного мажоритара Pftm при интенсивности отказов (сбоев) одного транзистора l = 10-5 1/ч, a = 1,5: в диапазоне от 1до 0,5 (а); в диапазоне вероятностей от 1 до 0 (б) Сравним вероятность безотказной работы мажоритара с предлагаемым резервированием [15-20], описываемым выражением (11) с вероятностью безотказной работы мажоритара, изображённого на рис. 3 , и вероятностью безотказной работы мажоритара, изображённого на рис. 4, , а также с вероятностью безотказной работы троированного мажоритара (12) Получим графики, изображённые на рис. 12. Выводы. Таким образом, моделирование схемы на основе 6 передающих транзисторов в системе схемотехнического моделирования National Instruments Electronics Workbench Group подтвердило реализацию ею мажоритарной функции. Вероятность безотказной работы такой схемы существенно выше вероятности безотказной работы КМОП-схемы мажоритара. Предлагаемый резервированный мажоритар (24 транзистора) существенно превосходит троированную схему (18 транзисторов для схемы с передающими транзисторами и 36 - КМОП), однако такой подход может быть применён не для всех КМОП-схем в связи с ограничениями Мида-Конвей [21].Об авторах
С. Ф Тюрин
Пермский национальный исследовательский политехнический университет; Пермский государственный национальный исследовательский университет
Список литературы
- Библиотека элементов для проектирования самосинхронных полузаказных БМК микросхем серий 5503/5507 / Ю.А. Степченков, А.Н. Денисов, Ю.Г. Дьяченко, Ф.И. Гринфельд, О.П. Филимоненко, Н.В. Морозов, Д.Ю. Степченков. - М.: ИПИ РАН, 2014. - 296 с.
- Угрюмов Е.П. Цифровая схемотехника: учеб. пособие. - 2-е изд., пер. и доп. - СПб.: БХВ-Петербург, 2007. - 782 с.
- Carl Carmichael. Triple Module Redundancy Design Techniques for Virtex FPGAs. - URL: https://www.xilinx.com/support/documentation/application_notes/xapp197.pdf (дата обращения: 20.03.2018).
- ГОСТ 27.002-89. Надежность в технике Основные понятия. Термины и определения. - М.: Изд-во стандартов, 1990. - 42 с.
- Шубинский И.Б. Надежные отказоустойчивые информационные системы. Методы синтеза. - М., 2016. - 544 с.
- Васильев Н.П., Шубинский И.Б. Аналитическая оценка вероятности успешной адаптации к отказам модульных вычислительных систем с многоуровневой активной защитой // Известия высших учебных заведений. Приборостроение. - 1994. - Т. 37, № 3-4. - С. 47.
- Jie Han, Michael Orshansky. Approximate Computing: An Emerging Paradigm for Energy-Efficient Design [Электронный ресурс]. - URL: http://users.ece.utexas.edu/~michael/ETS2013.pdf (дата обращения: 06.06.2018).
- A new design 6T Full Adder Circuit using Novel 2T XNOR Gates [Электронный ресурс] / Krishna Chandra, Rajeev Kumar, Shashank Uniyal, Vishal Ramola. - URL: http://docplayer.net/51583450-A-new-design-6t-full-adder-circuit-using-novel-2t-xnor-gates.html (дата обращения: 12.06.2018).
- EE241 - Spring 2005 Advanced Digital Integrated Circuits [Электронный ресурс]. - URL: https://pdfs.semanticscholar.org/presentation/ 5a62/26d5adb99402d82bc7db36b03f8a55d58840.pdf (дата обращения: 12.06.2018).
- A probabilistic CMOS switch and its realization by exploiting noise / S. Cheemalavagu, P. Korkmaz, K.V. Palem, B.E.S. Akgul, L.N. Chakrapani // Proc. IFIP-VLSI SoC. - Oct. 2005. - P. 452-457.
- Probabilistic arithmetic and energy efficient embedded signal processing / J. George, B. Marr, B.E.S. Akgul, K.V. Palem // Proc. Intl. Conf. on Compilers, architecture and synthesis for embedded systems (CASES). - 2006. - Р. 158-168.
- Modeling and synthesis of quality-energy optimal approximate adders / J. Miao, K. He, A. Gerstlauer, M. Orshansky // Proc. ICCAD. - 2012. - Р. 728.
- Сайт разработчика National Instruments [Электронный ресурс]. - URL: http://www.ni.com/multisim/ (дата обращения: 22.05.2018).
- Weibull W. A statistical distribution function of wide applicability // J. Appl. Mech.-Trans. ASME. - 1951. - № 18(3). - Р. 293-297.
- Grekov A.V., Tyurin S.F. Fault tolerant logic cell FPGA // Proceedings of the 2017 IEEE Russia Section Young Researchers in Electrical and Electronic Engineering Conference, ElConRus, 2017, 7910548. - Р. 287-290.
- Тюрин С.Ф. Статическая оперативная память на основе отказоустойчивой ячейки базового матричного кристалла // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. - 2016. - № 1(17). - С. 16-27.
- Тюрин С.Ф. Радиационно-устойчивая ячейка SRAM // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. - 2014. - № 4(12). - С. 14-30.
- Тюрин С.Ф., Прохоров А.С. Отказоустойчивая программируемая логическая матрица // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. - 2017. - № 23. - С. 45-58.
- Тюрин С.Ф., Каменских А.Н. Мажоритарное устройство: пат. Рос. Федерация № 2580080; опубл. 10.04.2016. Бюл. №10.
- Тюрин С.Ф. Ячейка статической оперативной памяти: пат. Рос. Федерация № 2573226; опубл. 20.01.2016. Бюл. №2.
- Carver A. Mead, Lynn Conway. Introduction to VLSI Systems [Электронный ресурс]. - URL: https://ru.scribd.com/document/104510240/VLSI-Introduction-to-VLSI-Systems-Mead-amp-Conway (дата обращения: 19.03.2018).
Статистика
Просмотры
Аннотация - 139
PDF (Russian) - 27
Ссылки
- Ссылки не определены.