Full Text

Введение В настоящее время использование ПЛИС (FPGA) выходит на совершенно новый уровень, уровень реконфигурируемых вычислений, намеченный в известной книге А.В. Каляева как система с программируемой архитектурой в начале 80-х гг. ХХ века, когда скромные по возможностям ПЛИС только начинали использоваться [1]. Развитие подобного подхода уже в ХХI в. исследуется в [2-5]. Фирма Xilinx разработала программный ускоритель для задач искусственного интеллекта (ИИ): AI Engine - Artificial Intelligence Accelerator [6, 7]. Это так называемые PCIe ускорительные платы Alveo (рис. 1). а б Рис. 1. PCIe ускорительные платы на основе FPGA от Xilinx: а - Alveo U200; б - Alveo U280 При этом FPGA рассматривается как функция на С-подобном языке, хост-компьютер вызывает эту функцию для ядра реализуемого проекта. Время реконфигурации и вычислений меньше времени реализации соответствующего алгоритма в процессоре общего назначения. При этом время отклика на сегодня составляет несколько десятков миллисекунд (Alveo U280). Производительность машинного обучения возрастает в несколько десятков раз. Загрузка конфигурации при необходимости инициализации памяти происходит относительно медленно и измеряется секундами (используется только один канал с пропускной способностью 8 Гб в секунду), если же память не инициализируется, то процесс занимает доли секунды. Варьирование количества и «мощности» подобных ускорительных устройств (фактически сопроцессоров) обеспечивает масштабирование вычислительных возможностей и стоимости системы. Широко используется, в том числе в FPGA, масштабирование энергопотребления: Voltage Reduction Technology (VRT), Dynamic voltage and frequency scaling (DVFS), Sleep modes, Power management [8, 9]. Концепция энергомодулированных вычислений (energy modulated computing) предложена Алексом Яковлевым из университета Нью Касла [10]. Он являлся членом известной группы В.И. Варшавского, исследовавшей апериодические (самосинхронные) автоматы. Разработаны так называемые Tri-gate transistors, которые знаменуют собой новый этап взаимно-масштабирования быстродействия и энергопотребления [11]. Новые возможности масштабируемой логической функциональности ПЛИС включают так называемый HyperFlex [12] и новые типы логики [13-15]. Однако широкого распространения подобного подхода масштабирования надёжности [16], доступного для пользователей, пока не наблюдается. Хотя, учитывая расширение области применения ПЛИС, в ряде задач, например, связанных с работой в условиях радиации [17-20], это чрезвычайно необходимо. Тем более, что для этого уже созрели все предпосылки. Это относится прежде всего к встроенному диагностированию [21] ПЛИС и систем на кристаллах, зафиксированному в стандарте IEEE P1500 [22]. В некоторых ПЛИС уже используется встроенное структурное резервирование: мажоритарное резервирование (Triple Module Redundancy) [23]. На новый уровень надёжности выводят так называемые функционально-полные толерантные (ФПТ) элементы [24-25], частным случаем которых, как оказалось, являются элементы с транзисторным резервированием ТР [26-28]. Предложена концепция обеспечения энергонадёжности схем [29], скользящего резервирования путем использования остаточной функциональности LUT FPGA [30]. Таким образом, намеченные на рубеже ХХ и ХХI веков новые подходы к обеспечению высокой надёжности ПЛИС, которые в то время были еще не обеспечены технологически, теперь становятся практически реализуемыми кроме прочего в связи с резким уменьшением времени реконфигурации ПЛИС. Формулировка научной проблемы Анализ предметной области позволяет выделить противоречие в практике: имеются примеры успешного использования масштабирования в области ПЛИС, однако масштабирование надёжности до сих пор в полной мере не применяется, хотя потребности в такой технологии очень существенны. Противоречием в науке является то, что, несмотря на прогресс научно-математического аппарата масштабирования в области энергосбережения, производительности, косвенно влияющих на показатели надёжности, и научно-математического аппарата обеспечения надёжности, до сих пор не произошло их объединения для разработки технологии масштабирования пользователем показателей надёжности проекта на ПЛИС. Предлагается расширить технологию HyperFlex путём разработки технологии HyperReliability (HR). Диапазон масштабирования в зависимости от стоящих задач: от 1) нерезервированной системы с адаптацией к отказам путем реконфигурирования (допускаются значительные перерывы на восстановление) и использования новых, еще не использованных элементов или использования остаточной функциональности, в том числе ФПТ [24, 25], через 2) многоканальную систему разного уровня избыточности с возможной кластеризацией и раздельными источниками питания (онлайн-задачи), в том числе скользящее резервирование с возможностью восстановления части отказавших элементов) к 3) резервированию на транзисторном уровне (ТР) также с возможной кластеризацией и раздельными источниками питания. Самый большой эффект в повышении вероятности безотказной работы позволяет достичь транзисторное резервирование (ТР), однако оно и самое затратное: для этого нужно проектировать совершенно новую ПЛИС. Кроме того, ТР не всегда возможно без декомпозиции логического элемента. Тем не менее, исследования показывают, что такой подход выигрывает по энергопотреблению, а в ряде случаев и по сложности. Сложность в том, что конфигурирование схемы из отдельных транзисторов на современном этапе весьма проблематично. Наиболее важной, хотя и по площади кристалла значительно уступающей памяти, составляющей частью ПЛИС являются логика, логические элементы, без которых невозможна эффективная реализация проектов. Их надёжность в наибольшей степени определяет надёжность ПЛИС. В связи с этим возникает проблема разработки теоретических основ масштабирования надёжности логики ПЛИС. Модели надёжности логики ПЛИС Используем экспоненциальные модели основных вариантов резервирования для распределения Вейбулла [31]. Дублирование одновыходного канала с учетом вероятности безотказной (бессбойной) работы схемы сравнения (сложения по модулю два, исключающее ИЛИ) оценивается выражением достоверности функционирования: (1) где λ - интенсивность отказов (сбоев) одного канала. В случае дублирования отдельных i-х устройств из q устройств с mi выходами и интенсивностью отказов (сбоев) li («глубокое» дублирование) получим достоверность: (2) С учетом мажоритирования мажоритаров и интенсивности отказов (сбоев) мажоритара получим для одного выхода канала резервирования по принципу ³ n, n - число работоспособных каналов из общего количества 2n-1, n ³ 2: (3) где - округление в меньшую сторону, - интенсивность отказов (сбоев) одного канала - число сочетаний из 2n-1 по i. Избыточность (в каналах) равна 2n-1. Глубокое мажоритирование при выделении условных k слоёв в одновыходных каналах с интенсивностью описывается формулой: (4) В случае мажоритирования отдельных i-х устройств из q устройств с mi выходами и интенсивностью отказов (сбоев) li (глубокое мажоритирование) получим: (5) Транзисторное резервирование (TrR) описывается выражением: (6) где λ1 - интенсивность отказов (сбоев) одного транзистора, α - коэффициент распределения Вейбулла, 1 £ a £ 2, t - время работы, r - количество парируемых отказов в группе резервированного транзистора (r + 1)2 - 1 - избыточность, w - количество транзисторов в устройстве (проекте) до резервирования, (r + 1)2×w - всего транзисторов (после резервирования, если не было декомпозиции исходного устройства, увеличивающего это значение). В случае декомпозиции в соответствии с ограничениями на число последовательно соединенных транзисторов [32, 33] необходимо увеличивать общее число транзисторов, введя коэффициент k > 1 : kw. Метод скользящего резервирования sb с частичным восстановлением работоспособных элементов из нескольких отказавших, например, на основе функционально-полных толерантных элементов ФПТ-элементов [24, 25] или «половинной» функциональности LUT [30] позволяет получить выражение: (7) где q - число основных элементов, g - число резервных элементов, δ - максимальное число отказавших элементов для восстановления исходной функции, - ближайшее меньшее целое натуральное число (ceil), - вероятность безотказной работы средств диагностики и восстановления. Поскольку, как уже было указано, конфигурирование отдельных транзисторов вне условий производства в настоящее время весьма проблематично, для масштабирования надёжности пользователем выбираем множество вариантов: (8) Кроме того, возможно комбинирование вариантов (8) в одной ПЛИС, возможно с частичным использованием (6), а возможно и (8) в составе ПЛИС без использования реконфигурации: (9) Масштабирование заключается конфигурировании части d логики ПЛИС, выделяемой под заданный проект, в соответствии с заданными показателями, по вариантам (9): (10) причём в общем случае d5 не равна нулю, но не может быть уменьшена или увеличена пользователем. Следовательно, необходимо определить допустимый уровень масштабирования пользователем и уровень масштабирования на этапе проектирования ПЛИС, чтобы надёжность реализации проектов (11) при аппаратных затратах, не превышающих заданных, учитывая (1)-(7) и то, что введение резерва снижает общее количество логических элементов. Кроме того, могут быть заданы ограничения по потребляемой мощности E, задержке T, площади кристалла S. Метод масштабирования надёжности логики ПЛИС Для введения резервирования необходимо предусмотреть кластеризацию источников питания логики ПЛИС, поскольку использования одного нерезервированного источника может при его неисправности привести к отказу всей резервированной логики. Для масштабирования предлагается активно-пассивная отказосбоеустойчивость конфигурируемых логических блоков (КЛБ) [25]. Ранее предложенный метод обеспечения надёжности мелкозернистых ПЛИС основан на ФПТ-элементах [24, 25], сохраняющих функциональную полноту при заданной модели отказов (рис. 2). а б Рис. 2. Функционально-полные толерантные элементы для однократных отказов: а - ФПТ1 с функцией ; б - ФПТ2 с функцией Однако оказалось, что наиболее целесообразно использовать не все остаточные базисы, а только «половинные», при интерпретации ФПТ как мультиплексора на одну переменную, причём реализация ФПТ-элемента на основе передающих транзисторов (pass transistors logic) практически соответствует элементу LUT-1 на одну переменную с инверсированием входов или выхода (рис. 3, а). Здесь инверторы по входу переменной необходимы для восстановления уровня сигнала, прошедшего через матрицы коммутаций. Для этого же нужен и выходной инвертор. Инверторы по сигналам настройки , хранящимся в памяти, не указаны. Так, для ФПТ-функции имеем соответствие с LUT: (12) Для функции имеем соответствие с LUT: (13) Интересно, что в такой интерпретации элемент на одну переменную с настройками конфигурации становится функционально полным, и путем использования только таких элементов можно реализовать любую функцию в СДНФ. А масштабирование логики заключается в каскадировании нескольких LUT-1, при этом получают LUT-2 (рис. 3, б), LUT-3 (рис. 3, в) и т.д. Резервирование транзисторов в LUT-1 (не указаны входные и выходной инверторы) показано на рис. 3, г. а б в г Рис. 3. Масштабирование LUT: а - LUT-1; б - LUT-2; в - LUT-3; г -LUT-1 с расчетверенными передающими транзисторами (без инверторов по входам-выходам) Транзисторы в инверторах, не указанных на рис. 3, г, также расчетверяются. Аналогично могут быть резервированы LUT-2, LUT-3 и др. При отказах одной половины LUT-n возможно после определения работоспособной половины использовать его, как LUT - n-1. Рассмотрим модификацию описания логики ПЛИС с целью масштабирования надёжности. Предлагается новая опция в САПР FPGA (например, Quartus фирмы Intel): задание резервирования для модификации программы на языке HDL (VHDL, Verilog). При этом может быть выбрано дублирование, мажоритирование, скользящее резервирование. Анализируется описание программы, затем формируются резервные каналы, схемы сравнения по модулю два или мажоритары. Для диагностики и восстановления логики при скользящем резервировании формируется специальный контроллер. Пример троирования (VHDL) схемы переноса показан на рис. 4. Рис. 4.VHDL-файл (фрагмент) с троированием функции Р (создан по State Machine File) Сам файл может быть получен также модификацией соответствующего графа и таблицы переходов (рис. 5). а б Рис. 5. Модификация State Machine, комбинационный автомат: а - граф из одной вершины с троированием функции; б - таблица переходов В результате САПР Quartus строит, например, троированную схему (рис. 6). а б Рис. 6. Результат автоматического синтеза троированной схемы переноса (мажоритарной функции): а - схема Map Viewer с троированием LUT (Logic Cell); б - Waveform Предлагается следующая методика масштабирования надёжности логики ПЛИС на основе пассивно-активной отказоустойчивости системы, состоящей из нескольких подсистем. Задаются заданный коэффициент готовности кг, допустимые аппаратные затраты W, допустимая временная задержка t. Для оценки эффективности необходимо оценивать либо вероятность безотказной работы Р (если проект не допускает перерывов в работе, отказы и сбои маскируются), либо коэффициент готовности кг (перерывы в работе допускаются, используется дублирование либо дополнительные встроенные схемы диагностики, либо диагностика осуществляется хост-компьютером). Рис. 7. Методика масштабирования конфигурируемых логических блоков (КЛБ) по заданным требованиям В последнем случае измеряется время восстановления для настройки соответствующей марковской цепи, используемой для определения коэффициента готовности кг. Методика масштабирования конфигурируемых логических блоков (КЛБ) по заданным требованиям включает итеративное увеличение резервов и модифицированный градиентный метод оптимизации. Предлагаемая методика масштабирования конфигурируемых логических блоков (КЛБ) по заданным требованиям изображена на рис. 7. Если же при заданных условиях задача не решаема, то выводится соответствующее сообщение. Оценку надёжности проекта в САПР целесообразно оформить опциями, подобными опциям оценки энергопотребления Power Play (Intel), XPower Estimator (Xilinx), а, возможно, и обобщенной опцией Power/Reliability/Delay с дополнительной оценкой быстродействия (временной задержки). Такая технология может рассматриваться как одно из возможных расширений известной технологии HyperFlex от фирмы Intel. Заключение В статье представлено предлагаемое масштабирование надёжности логики ПЛИС, осуществляемое пользователем вне условий производства. Однако часть возможностей (например, расчетверение транзисторов некоторых элементов) может быть введена при производстве ПЛИС с целью формирования ПЛИС трех основных классов: «люкс», «бизнес» и «эконом». Предложен метод введения комбинированной структурной и транзисторной избыточности со скользящим резервированием и частичным восстановлением работоспособных элементов из нескольких отказавших за счет использования остаточной функциональности ФПТ-элементов и/или элементов LUT как частного случая ФПТ-элемента для двух переменных. Для оценки эффективности масштабирования разработана методика, использующая модифицированный градиентный метод оптимизации. Коэффициент готовности определяется по графу соответствующей марковской цепи. Решение проблемы масштабирования надёжности ПЛИС позволяет создать новый класс ПЛИС, которые могут быть применены в областях, требующих сверхвысокой надёжности, в том числе в аппаратуре управления в атомной энергетики, медицине, авионике и космических аппаратах, а также и в военной технике.

About the authors

A. V Grekov

Perm Military Institute of National Guard Troops

References

Statistics

Views

Abstract - 60

PDF (Russian) - 17

Refbacks

• There are currently no refbacks.